申请/专利权人：杭州加速科技有限公司

申请日：2021-12-03

公开（公告）日：2024-04-16

公开（公告）号：CN114461558B

主分类号：G06F13/40

分类号：G06F13/40;G06F15/16;G01R31/28

优先权：

专利状态码：有效-授权

法律状态：2024.04.16#授权;2022.05.27#实质审查的生效;2022.05.10#公开

摘要：本发明提出了一种提高ATE设备通信效率的通信方法、装置及测试机系统。通信方法包括：CPU将待访问寄存器的寄存器信息填入预设数据包中对应的字段位置，得到第一数据包并发送；第一级FPGA将第一数据包同时发送至各个待访问业务板上的待访问第二级FPGA；每个待访问第二级FPGA接收到第一数据包后，根据业务板号和FPGA号截取对应字段位置的字段信息，从字段信息中解析出相应的寄存器信息，并执行相应的寄存器读写操作。本发明提供的通信方案在CPU访问多个业务板以及业务板上多个FPGA寄存器时，仅需发送一次访问申请数据包即可完成所有寄存器的访问，大大减少ATE设备在芯片过程中CPU对后端业务板的访问时间，提高通信效率，进而节省大量的芯片测试时间。

主权项：1.一种提高ATE设备通信效率的通信方法，其特征在于，应用于ATE设备中，所述ATE设备包括主控板、背板和业务板，所述主控板通过所述背板与多个所述业务板建立通信连接，所述主控板上配置有CPU和第一级FPGA，每个所述业务板上配置有多个第二级FPGA；其中每个业务板都配置有业务板号，每个第二级FPGA都配置有FPGA号；所述通信方法包括如下：所述CPU将待访问寄存器的寄存器信息填入预设数据包中对应的字段位置，设置所述数据包的包头信息，得到第一数据包并发送至所述第一级FPGA；其中，所述寄存器信息包括访问地址，所述访问地址包括业务板号、FPGA号和寄存器地址；所述第一级FPGA根据所述包头信息得到各个待访问业务板信息及待访问业务板上的待访问第二级FPGA信息，将所述第一数据包同时发送至各个待访问业务板上的待访问第二级FPGA；每个待访问第二级FPGA接收到所述第一数据包后，根据所述业务板号和所述FPGA号截取对应字段位置的字段信息，从所述字段信息中解析出相应的寄存器信息，并执行相应的寄存器读写操作。

全文数据：

权利要求：

百度查询： 杭州加速科技有限公司 一种提高ATE设备通信效率的通信方法、装置及测试机系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD