申请/专利权人：上海华力集成电路制造有限公司

申请日：2020-12-25

公开（公告）日：2024-04-26

公开（公告）号：CN112701034B

主分类号：H01L21/28

分类号：H01L21/28;H01L21/336;H01L21/8234

优先权：

专利状态码：有效-授权

法律状态：2024.04.26#授权;2021.05.11#实质审查的生效;2021.04.23#公开

摘要：本发明涉及栅极的制造方法，涉及半导体集成电路制造技术，利用ISO区域loading效应，采用降低光刻胶的厚度，如此ISO区域光刻胶降低的速率也会相应较慢以达到减小不同区域光刻胶厚度差异的效果；并且由于光刻胶减薄，EB1去除多晶硅栅顶层光刻胶的干刻程式强度也可以相应减小，那么ISO区域EB1时可以消耗更少的光刻胶，以便增加后续EB2的defectwindow，而弥补干刻工艺过程中OXresidue与SiGefilmdamage工艺窗口不足的问题，而达到改善HK28光刻胶回刻流程干刻工艺后缺陷的问题。

主权项：1.一种栅极的制造方法，其特征在于，包括：S1：提供一半导体衬底，在所述半导体衬底表面依次形成栅介质层和多晶硅栅，所述半导体衬底中形成有场氧化层，由所述场氧化层隔离出有源区，空旷区、孤立图形区和密集图形区分别位于不同的有源区；S2：在所述多晶硅栅的表面形成硬质掩膜层，所述硬质掩膜层由第一氮化层和第二氧化层叠加而成；S3：进行光刻刻蚀形成多个伪栅极结构，各所述伪栅极结构由刻蚀后的所述栅介质层、所述多晶硅栅和所述硬质掩膜层叠加而成；S4：在各所述伪栅极结构的侧面形成侧墙；S5：在所述伪栅极结构两侧的有源区中形成器件的源区和漏区，在形成器件的源区和漏区的过程中包括组件增强工艺，所述组件增强工艺在p型场效应晶体管的源区或漏区形成锗硅层；S6：形成光刻胶，光刻胶在密集图形区高出伪栅极结构15nm至25nm之间，在空旷区高出衬底90nm至110nm之间；从密集图形区、孤立图形区至空旷区光刻胶的顶部高度依次减小；S7：进行第一次光刻胶的回刻刻蚀，将所有多晶硅栅上的光刻胶打开；S8：进行第二次光刻胶的回刻刻蚀，去除硬质掩膜层的第二氧化层；以及S9：去除多晶硅栅，在多晶硅栅的去除区域形成金属栅。

全文数据：

权利要求：

百度查询： 上海华力集成电路制造有限公司 栅极的制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD