申请/专利权人：中国科学院计算技术研究所

申请日：2024-02-04

公开（公告）日：2024-05-03

公开（公告）号：CN117971158A

主分类号：G06F7/505

分类号：G06F7/505

优先权：["20231019 CN 2023113563719"]

专利状态码：在审-实质审查的生效

法律状态：2024.05.21#实质审查的生效;2024.05.03#公开

摘要：本发明提供了一种异构的存内计算加速器及其设计方法，所述加速器用于加速逻辑运算，所述加速器包括由忆阻器交叉阵列构成的一种或者多种架构，其中，包括：交叉阵列计算架构，该架构中设置有预设的进位计算对齐单元，所述进位计算对齐单元设于阵列的字线上，用于实现进位传输对齐操作，以支持加法运算和进位运算。本发明的技术方案通过添加进位计算对齐电路，能够实现跨行的进位计算和传递，以及进位传输对齐操作，进一步实现了加法运算和进位运算，加快了运算速度，提升了计算架构对加法计算的适用程度，解决了中间结果存储和传输带来的性能损耗。

主权项：1.一种异构的存内计算加速器，所述加速器用于加速逻辑运算，其特征在于，所述加速器包括由忆阻器交叉阵列构成的一种或者多种架构，其中，包括：交叉阵列计算架构，该架构中设置有预设的进位计算对齐单元，所述进位计算对齐单元设于阵列的字线上，用于实现进位传输对齐操作，以支持加法运算和进位运算。

全文数据：

权利要求：

百度查询： 中国科学院计算技术研究所 一种异构的存内计算加速器及其设计方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD