申请/专利权人:西安电子科技大学
申请日:2019-08-16
公开(公告)日:2020-01-10
公开(公告)号:CN110673113A
主分类号:G01S7/486(20200101)
分类号:G01S7/486(20200101);G01S7/491(20200101);G04F10/00(20060101)
优先权:
专利状态码:有效-授权
法律状态:2021.08.10#授权;2020.02.11#实质审查的生效;2020.01.10#公开
摘要:本发明公开了一种高精度低回踢噪声的时钟再生延迟链,包括:电压转换模块,连接电压输入端,用于将输入信号转换为第一电压信号和第二电压信号;延迟链模块,连接所述电压转换模块和时钟输入端,用于根据所述第一电压信号和所述第二电压信号控制时钟延迟时间得到第一时钟信号簇和第二时钟信号簇;时钟驱动模块,连接所述延迟链模块,用于接收并处理所述第一时钟信号簇和所述第二时钟信号簇,输出多相位时钟信号簇。本发明提供的时钟再生延迟链具有可干扰能力和时钟再生能力,可以适应高精度系统级的应用。
主权项:1.一种高精度低回踢噪声的时钟再生延迟链,其特征在于,包括:电压转换模块,连接电压输入端,用于将输入信号转换为第一电压信号和第二电压信号;延迟链模块,连接所述电压转换模块和时钟输入端,用于根据所述第一电压信号和所述第二电压信号控制时钟延迟时间得到第一时钟信号簇和第二时钟信号簇;时钟驱动模块,连接所述延迟链模块,用于接收并处理所述第一时钟信号簇和所述第二时钟信号簇,输出多相位时钟信号簇。
全文数据:
权利要求:
百度查询: 西安电子科技大学 一种高精度低回踢噪声的时钟再生延迟链
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。