申请/专利权人：三井化学东赛璐株式会社

申请日：2018-07-09

公开（公告）日：2020-03-24

公开（公告）号：CN110915318A

主分类号：H05K9/00(20060101)

分类号：H05K9/00(20060101);H01L21/301(20060101);H01L21/304(20060101)

优先权：["20170720 JP 2017-141005"]

专利状态码：失效-发明专利申请公布后的驳回

法律状态：2023.06.02#发明专利申请公布后的驳回;2020.04.17#实质审查的生效;2020.03.24#公开

摘要：本发明的电子装置的制造方法依次包括下述工序：工序A，准备结构体60，所述结构体60具备具有电路形成面10A的电子部件10、以及粘着性层叠膜50，该粘着性层叠膜50具有基材层20和粘着性树脂层40，且粘着性树脂层40侧粘贴于电子部件10的电路形成面10A以保护电路形成面10A；工序B，在粘贴于粘着性层叠膜50的状态下，对电子部件10的与电路形成面10A相反侧的面进行背面研磨；工序C，在粘贴于粘着性层叠膜50的状态下，对电子部件10进行切割；工序D，在粘贴于粘着性层叠膜50的状态下，对于被单片化了的电子部件10形成电磁波屏蔽层70，在工序A、工序B、工序C和工序D中，作为粘着性层叠膜50，使用同一个粘着性层叠膜。

主权项：1.一种电子装置的制造方法，其依次包括下述工序：工序A，准备结构体，所述结构体具备具有电路形成面的电子部件、以及粘着性层叠膜，所述粘着性层叠膜具有基材层和粘着性树脂层，且所述粘着性树脂层侧粘贴于所述电子部件的所述电路形成面以保护所述电路形成面；工序B，在粘贴于所述粘着性层叠膜的状态下，对所述电子部件的与所述电路形成面相反侧的面进行背面研磨；工序C，在粘贴于所述粘着性层叠膜的状态下，对所述电子部件进行切割；工序D，在粘贴于所述粘着性层叠膜的状态下，对于被单片化了的所述电子部件形成电磁波屏蔽层，在所述工序A、所述工序B、所述工序C和所述工序D中，作为所述粘着性层叠膜，使用同一个粘着性层叠膜。

全文数据：

权利要求：

百度查询： 三井化学东赛璐株式会社 电子装置的制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD