申请/专利权人:浙江赛思电子科技有限公司
申请日:2020-05-20
公开(公告)日:2020-09-15
公开(公告)号:CN111669173A
主分类号:H03L7/08(20060101)
分类号:H03L7/08(20060101);H03L7/18(20060101)
优先权:
专利状态码:在审-实质审查的生效
法律状态:2020.10.13#实质审查的生效;2020.09.15#公开
摘要:本申请的目的是提供一种时间戳鉴相的方法及设备,本申请通过将振荡电路输出的系统时钟作为鉴相器内时间数字转换器的输入时钟;对所述输入时钟打上时间戳,根据所述时间戳确定本地时钟与所述输入时钟的相位差;根据所述相位差调整所述振荡电路输出系统时钟的频率,根据调整后的输出系统时钟的频率调整所述数字转换器的输入时钟。保证了本地时钟和输入时钟的频率稳定,从而减少输入时钟的误差,提高鉴相精确度并大大降低了成本。
主权项:1.一种时间戳鉴相的方法,其特征在于,所述方法包括:将振荡电路输出的系统时钟作为鉴相器内时间数字转换器的输入时钟;对所述输入时钟打上时间戳,根据所述时间戳确定本地时钟与所述输入时钟的相位差;根据所述相位差调整所述振荡电路输出系统时钟的频率,根据调整后的输出系统时钟的频率调整所述数字转换器的输入时钟。
全文数据:
权利要求:
百度查询: 浙江赛思电子科技有限公司 一种时间戳鉴相的方法及设备
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。