申请/专利权人：赛灵思公司

申请日：2020-03-31

公开（公告）日：2020-10-20

公开（公告）号：CN111800124A

主分类号：H03K19/17748(20200101)

分类号：H03K19/17748(20200101)

优先权：["20190402 US 16/373,524"]

专利状态码：在审-实质审查的生效

法律状态：2022.03.29#实质审查的生效;2020.10.20#公开

摘要：本公开涉及数字信号处理块。公开了一种数字信号处理器DSP片。DSP片包括：用于接收多个输入信号的输入级；耦合到输入级并被配置为对多个输入信号中的一个或多个输入信号执行一个或多个运算的预加法器；以及耦合到输入级和预加法器并被配置为对多个输入信号中的一个或多个输入信号或预加法器的输出执行一个或多个乘法运算的乘法器。DSP片还包括耦合到输入级、预加法器和乘法器的算术逻辑单元ALU。ALU被配置为对多个输入信号中的一个或多个输入信号、预加法器的输出或乘法器的输出执行一个或多个数学或逻辑运算。DSP片还包括耦合到ALU的输出级，输出级被配置为至少部分基于ALU的一个或多个输出或多个输入信号中的至少一个输入信号来生成一个或多个输出信号。

主权项：1.一种数字信号处理器DSP片，包括：输入级，用于接收多个输入信号；预加法器，耦合到所述输入级，所述预加法器被配置为对所述多个输入信号中的一个或多个输入信号执行一个或多个运算；乘法器，耦合到所述输入级和所述预加法器，所述乘法器被配置为对所述多个输入信号中的一个或多个输入信号或所述预加法器的输出执行一个或多个乘法运算；算术逻辑单元ALU，耦合到所述输入级、所述预加法器和所述乘法器，所述ALU被配置为对所述多个输入信号中的一个或多个输入信号、所述预加法器的所述输出或所述乘法器的输出执行一个或多个数学或逻辑运算；以及输出级，耦合到所述ALU，所述输出级被配置为至少部分基于所述ALU的一个或多个输出或所述多个输入信号中的至少一个输入信号来生成一个或多个输出信号。

全文数据：

权利要求：

百度查询： 赛灵思公司 数字信号处理块

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD