申请/专利权人：格罗方德半导体公司

申请日：2017-06-30

公开（公告）日：2020-10-20

公开（公告）号：CN107564909B

主分类号：H01L27/088(20060101)

分类号：H01L27/088(20060101);H01L23/528(20060101);H01L21/8234(20060101)

优先权：["20160630 US 15/198,044"]

专利状态码：有效-授权

法律状态：2020.10.20#授权;2018.02.02#实质审查的生效;2018.01.09#公开

摘要：本发明涉及用于垂直传输场效应晶体管的互连，提供垂直传输场效应晶体管的结构及制造方法，该结构包括垂直传输场效应晶体管，其具有位于半导体层中的源极漏极区域，从该半导体层中的该源极漏极区域伸出的鳍片；以及在该半导体层上并耦接该鳍片的栅极电极。该结构还包括位于该半导体层中所定义的沟槽内的互连。该互连耦接该垂直传输场效应晶体管的该源极漏极区域或该栅极电极，且可用于将该垂直传输场效应晶体管的该源极漏极区域或该栅极电极与另一垂直传输场效应晶体管的源极漏极区域或栅极电极耦接。

主权项：1.一种半导体结构，包括：第一垂直传输场效应晶体管，其具有位于半导体层中的源极漏极区域，从该半导体层中的该源极漏极区域伸出的鳍片，以及位于该半导体层上并耦接该鳍片的栅极电极；第二垂直传输场效应晶体管，其具有位于该半导体层中的源极漏极区域，从该半导体层的该源极漏极区域伸出的鳍片，以及位于该半导体层上并耦接该鳍片的栅极电极；以及互连，其位于该半导体层中所定义的沟槽中，其中，该互连耦接该第一垂直传输场效应晶体管的该源极漏极区域与该第二垂直传输场效应晶体管的该源极漏极区域。

全文数据：用于垂直传输场效应晶体管的互连技术领域[0001]本发明涉及半导体设备制造以及集成电路，尤其是用于垂直传输场效应晶体管的结构以及用于垂直传输场效应晶体管的设备结构的制造方法。背景技术[0002]常见的晶体管结构包括:一源极;一漏极;位于该源极与漏极之间的一沟道；以及一栅极电极，其被配置为通过该沟道选择性的将该源极与漏极相互连接以响应一栅极电压。晶体管结构形成于一半导体衬底的一表面上，该表面可视为被包含于一水平平面中。晶体管结构可根据相对于该半导体衬底的该表面的该沟道的取向而进行大致的分类。[0003]平面晶体管构成一类晶体管结构，其中该沟道与该衬底表面平行。垂直晶体管代表不同类别的晶体管结构，其中该沟道垂直对齐该衬底表面。由于该源极与漏极之间的该栅极电流gatedcurrent直接通过该沟道，所以不同类型的垂直晶体管，即鳍型场效应晶体管FinFET，与垂直传输场效应晶体管也可以根据该电流的方向而彼此区别。FinFET型垂直晶体管的该源极与漏极之间的该沟道中的该栅极电流通常平行于该衬底表面。与此相反，垂直传输场效应晶体管中的该源极与漏极之间的该沟道中的该栅极电流通常垂直于该衬底表面。[0004]需要提供用于垂直传输场效应晶体管的改善的结构以及制造方法发明内容[0005]根据一实施例，一结构包括一垂直传输场效应晶体管，其具有位于一半导体层中的一源极漏极区域，从该半导体层中的该源极漏极区域伸出的一鳍片，以及在该半导体层上且耦接该鳍片的一栅极电极。该结构还包括位于该半导体层中所定义的沟槽内的一互连。该互连耦接该垂直传输场效应晶体管的该源极漏极区域或该栅极电极。[0006]根据另一实施例，一方法包括形成位于一半导体层中的一垂直传输场效应晶体管的一源极漏极区域，形成从该源极漏极区域伸出的该垂直传输场效应晶体管的一鳍片，以及形成该垂直传输场效应晶体管的一栅极电极于该半导体层上。该栅极电极耦接该鳍片。该方法还包括形成一沟槽于该半导体层中，以及形成位于该沟槽中且耦接该垂直传输场效应晶体管的该源极漏极区域或该栅极电极的一互连。附图说明[0007]被纳入并组成本说明书的一部分的附图用以说明本发明的各种实施例，并结合前述的本发明的一般描述以及下述具体实施例的详细描述，用于解释本发明的实施例。[0008]图1为根据本发明的一实施例所示的用于在一工艺方法的一初始制造阶段的一垂直传输场效应晶体管的一结构的俯视图。[0009]图1A为图1沿线1A-1A的剖视图。[0010]图1B为图1沿线1B-1啲剖视图。[0011]图2A，图2B为处于图1，图1A，图1B之后的该工乙方法的一制造阶段的剖视图。[0012]图3A，图3B为处于图2A，图2B之后的该工艺方法的一制造阶段的剖视图。[0013]图4A，图4B为处于图3A，图3B之后的该工艺方法的一制造阶段的剖视图。[0014]图5A，图5B为处于图4A，图4B之后的该工艺方法的一制造阶段的剖视图。[0015]图6为处于图5A，图5B之后的该工艺方法的类似于图1的该结构的俯视图。[0016]图6A为图6沿线6A-6A的剖视图。[0017]图6B为图6沿线6B-6B的剖视图。[0018]图7为处于图6,图6A，图6B之后的该工艺方法的一制造阶段的该结构的俯视图。[0019]图7A为图7沿线7A-7A的剖视图。[0020]图7B为图7沿线7B-7B的剖视图。[0021]图8为根据本发明的一替换实施例所示的用于在一工艺方法的一初始制造阶段的一垂直传输场效应晶体管的一结构的俯视图。[0022]图8A为图8沿线8A-8A的剖视图。[0023]图8B为图8沿线8B-8B的剖视图。[0024]图9A，图9B为图8，图8A，图8B之后的该工艺方法的制造阶段后的剖视图。[0025]图10为根据本发明的一替换实施例所示的用于在一工艺方法的一初始制造阶段的一垂直传输场效应晶体管的一结构的俯视图。[0026]图10A为图10沿线10A-10A的剖视图。[0027]图10B为图10沿线10B-10B的剖视图。[0028]图11A，图11B为图10,图10A，图10B之后的该工艺方法的制造阶段后的剖视图。具体实施方式[0029]参考图1，图1A，图1B，根据本发明的一实施例，鳍片10-15由衬底16的半导体材料而形成，其可能是块状衬底或绝缘体上半导体SOI衬底的设备层。于该代表性实施例中，衬底16为一SOI衬底，其包括半导体层20,埋入氧化层19,以及通过埋入氧化层19与半导体层20分离的操作晶圆（handlewafer未予图示）。各鳍片10-15是由源自衬底16的半导体材料组成的三维体，每一个鳍片10-15可被各自的盖体未予显示所覆盖。鳍片10-15可通过光刻以及蚀刻工艺而形成，例如促进致密堆积（densepacking的侧壁成像转移sidewallimagingtransfer，SIT工艺。各鳍片10-15的侧壁垂直于衬底I6的顶面，并且被包含于平行排列的平面中。[0030]—源极漏极区域I8形成于位于各鳍片1〇—15的底部或基部的半导体层20中。各鳍片10-15的下端与源极漏极区域18的其中一者耦合。源极漏极区域18可通过用掺杂的半导体材料填充邻接各鳍片10-15的基部的沟槽并且退火以导致直接位于各鳍片1〇-15下方的半导体层20的半导体材料中的掺杂的半导体材料的扩散而形成。各源极漏极区域18如果随后是用于构建N型场效应晶体管NFET则可以由N型外延硅组成，或者如果随后是用于构建P型场效应晶体管PFET则可以由p型外延硅组成。于一实施例中，鳍片1〇_12可用于形成NFET，鰭片13-15可用于形成PFET。[0031]间隔层22形成于半导体层20的表面上并覆盖半导体层20以及源极漏极区域18。间隔层22可以由二氧化娃Si〇2，氮化娃Si3N4，SiBCN等组成。[0032]参考图2A，图2B，其中，相似的附图标记指代图1，图1A，图1B中的相似特征，于一后续制造阶段，介电层24可通过沉积电绝缘体以填充围绕鳍片10-15的开放空间（openspaces而形成，然后使用例如化学机械抛光CMP以平坦化电绝缘体。介电层24可以由介电材料组成，例如硅的氧化物例如通过化学气相沉积CVD沉积的二氧化硅Si02。介电层24的厚度大于鳍片10-15的高度，使得鳍片10-15各自的顶面位于介电层24的顶面的下方，且可能由于盖体未予图示位于鳍片10-15的顶面，使其在平坦化期间可作为一抛光停止层。[0033]请参考图3A，图3B，其中相似的附图标记指代图2A，图2B中的相似特征，于一后续制造阶段，形成沟槽28,其延伸穿过介电层24以及间隔层22,并渗入但不穿过半导体层20。相反，沟槽28仅部分穿过半导体层20,使得半导体层20的部分厚度位于埋入氧化层19的上方。鳍片10-12及其源极漏极区域I8水平位于沟槽28的一侧上，鳍片13-15及其源极漏极区域18水平位于沟槽28的相对侧上。于本实施例中，沟槽28不与源极漏极区域18中的任何一个相交。例如，沟槽28横向位于鳍片10的源极漏极区域18与鳍片13的源极漏极区域18之间。[0034]沟槽28可通过蚀刻施加于介电层24的平坦化顶面的一图案化牺牲掩膜层而形成。掩膜层可例如包括一光阻层，其采用旋涂工艺，预烘焙，暴露于通过光掩模投射的辐射，烘焙后曝光，以及通过化学开发者开发而为一沟槽定义具有限于位于特定位置的鳍片10H2与鳍片13-15之间的一开口的一图案。在有掩膜层存在的情况下，沟槽28可根据一个或多个给定的蚀刻化学品而使用一个或多个湿化学或干蚀刻工艺进行蚀刻及或定时蚀刻以部分穿过半导体层20.[0035]—导电层30形成于沟槽28的内部以及半导体层20的半导体材料上。导电层3〇可由具有高导电性的材料如掺杂的多晶桂），金属例如钨），或这些以及其他导电材料的组合所组成，并通过化学气相沉积CVD或其他沉积技术沉积。特别的是，构成导电层3〇的材料具有比半导体层2〇的周围半导体材料更高的导电性，与半导体层20相反的导电类型，以及与源极漏极区域18相同的导电类型。导电层30的厚度可以选择成使得导电层30的顶面位于含有源极漏极区域18的顶面的平面的下方。由于沟槽28的位置，导电层30是水平位于鳍片10-12的源极漏极区域I8与鳍片13-15的源极漏极区域18之间。然而，于本实施例中，导电层30与所有的源极漏极区域18电性隔离。介电层24的顶面上任何过量的导电体可通过例如化学机械抛光CMP被移除。[0036]请参考图4A，图4B，其中相似的附图标记指代图3A，图；3B中的相似特征，于一后续制造阶段，沉积介电层25以填充位于导电层30上方的沟槽28。介电层25可由与介电层24相同的电绝缘体组成，或可由不同的电绝缘体组成或可通过不同的沉积技术沉积。介电层24的顶面的平面度可通过例如化学机械抛光CMP予以恢复。_7]请参考图5A，图5B，其中相似的附图标记指代图4A，图4B中的相似特征，于一后续制造阶段，可移除鳍片10-15附近的介电层24,使得鳍片1〇-15暴露于间隔层22的上方。介电层25可以部分、但不是完全的方式移除，使得介电层25的厚度保持在导电层3〇上方的沟槽28的一部分内。例如，湿化学蚀刻工艺可用于通过移除对间隔层22的材料具有选择性及高蚀刻率）的介电层24,25以蚀刻介电层24,25。如果介电层24,25由二氧化硅组成，湿化学蚀刻工艺可使用含有氢佛酸HF的湿化学蚀刻剂。一[0038]然后使用牺牲掩膜层蚀刻介电层25覆盖导电层30的部分，以定义通过介电层25延伸至导电层30的一顶面的开口32,33。开口32,33位于或靠近导电层30的相对两端。介电层25保持在位于导电层30的相对两端的穿透开口32,33之间。可通过开口32,33到达导电层30的顶面。[0039]请参考图6，图6A，图仙，其中相似的附图标记指代图5A，图5B中的相似特征，于一后续制造阶段，栅极堆栈3S-40形成于间隔层22上并分别与鳍片10-15关联。栅极介电质34用作鳍片10-15的一外表面层，以及使用光刻以及蚀刻工艺沉积并图案化一电性导电材料层以定义各栅极堆栈38-40的栅极电极36。鳍片10与鳍片13共享栅极堆栈38的栅极电极36，鳍片11与鳍片14共享栅极堆找39的栅极电极36,以及鳍片I2与15共享栅极堆栈38的栅极电极36。在垂直布置中，栅极堆找38,40位于间隔层22的顶面的上方以及源极漏极区域18的上方。在设备操作期间，各鳍片10-15被栅极电极36所覆盖的部分可为栅极载流（gatedcarrierflow定义一沟道。各鳍片10-15的上端从栅极堆栈38-40的顶面的上方伸出。[0040]栅极介电质34可由具有介电材料的介电常数例如，电容率特性的电绝缘体构成。例如，栅极介电质M可由通过化学气相沉积CVD，原子层沉积ALD等方法所沉积的二氧化硅，高K介电材料例如氧化铪），或这些介电材料的分层组合所构成。栅极电极36可由通过物理气相沉积PVD，化学气相沉积CVD，硅化等方式所沉积的金属、硅化物、多晶硅如多晶娃），或这些材料的组合所构成。[0041]电性导电材料层中用于形成栅极电极36的各自部分填充介电层25中的开口32，33。这些部分构成接触件42,44,用于将与鰭片10及鳍片13关联的栅极堆栈38的栅极电极36耦合至与鳍片12及鳍片15关联的栅极堆栈40的栅极电极36。以此方式，导电层30可用于耦合与由导电层30所定义的互连的不同的栅极电极36。此互连并非位于由中段M0L工序或后段BE0L工序所形成的金属化层中。介电层四将栅极堆栈39的栅极电极36与导电层30隔离，从而与互连隔离。[0042]于该代表性实施例中，鳍片10-12可用于形成NFET，鳍片13-15可用于形成PFET，栅极堆栈38_40的设置将多个逆变器定义为一电路。导电层30作为一互连，以将栅极堆找38的栅极电极36与栅极堆栈40的栅极电极36耦合，而栅极堆栈39的栅极电极36与互连电性隔离。这允许栅极堆栈38，40的栅极电极36可由相同的输入信号驱动，而栅极堆栈39的栅极电极36可由不同的输入信号独立驱动。[0043]参考图7，图7A，图7B，其中，相似的附图标记指代图6，图6A，图6B中的相似特征，于一后续制造阶段，间隔件46形成于栅极堆栈38-40的上表面上具有一厚度，使得鳍片1〇-15的上端依然从栅极堆栈38_40的上端的上方伸出。源极漏极区域48垂直形成于鳍片10-15的上方。源极漏极区域48分别与鳍片10-15的上端耦合。如果用于构建n型场效应晶体管NFET，各源极漏极区域48可由n型外延硅组成，或者，如果用于构建p型场效应晶体管PFET，各源极漏极区域4S可由p型外延硅组成。添加源极漏极区域48的结果是形成如前所述的具有附加元件的垂直传输场效应晶体管50-55,包括源极漏极区域18。[0044]基于导电层30的互连可以促进电路密度的增加。于代表性实施例中，互连允许非相邻的垂直传输场效应晶体管5〇,51和53,55的栅极电极互连并交叉耦合而不千扰其他的接线或引脚访问。垂直传输场效应晶体管51，54的栅极电极36被跳过并且不与互连连接。[0045]在另一实施例中，由导电层30以及接触件42,44所提供的互连可用于耦接栅极电极36以外的垂直传输场效应晶体管50-55的元件。[0046]参考图S，图8A，图SB，其中，相似的附图标记指代图丨，图1A，图1B中的相似特征，根据另一实施例，源极漏极区域18中的一个可由鳍片12与鳍片15共享，鳍片10,11,13以及14可具有自己的分立式源极漏极区域18。工艺流程如图2至图4所述的继续，以在沟槽28内的水平位于鳍片10-12与鳍片13-15之间的位置形成导电层30,使得鳍片10-12位于沟槽28的一侧上，鳍片13-15位于沟槽28的相对侧上。[0047]参考图9，图9A，图册，其中，相似的附图标记指代图8，图8A，图8B中的相似特征，于一后续制造阶段，仅开口32如图5A，图5B所示形成于覆盖导电层30的介电层25中。当栅极堆栈38的栅极电极36形成如图6，图6A，图6B所示时，构成电性导电材料中的一部分会于开口32中形成接触件42。设备结构中省略了开口33与相关联的接触件44。因此，导电层30的一端与栅极堆栈40的上覆栅极电极36电性隔离。导电层30作为一互连，将由鳍片10,13共享的源极漏极区域18与由鳍片10，13共享的栅极堆栈38中的栅极电极36耦接。工艺流程继续如图7，图7A，图7B所示，以形成包括垂直传输场效应晶体管50-55的一电路。[0048]参考图10，图10A，图10B，其中，相似的附图标记指代图1，图1A，图1B中的相似特征，根据另一实施例，源极漏极区域18中的一个可由鳍片10与鳍片13共享，源极漏极区域18中的另一个可由鳍片12与鳍片15共享，且鳍片11及14可具有自己的分立式源极漏极区域18。工艺流程如图2-4所述的继续，于沟槽28中位于鳍片10-12以及鳍片13-15之间的位置形成导电层30,使得鳍片10-12位于沟槽28的一侧上，鳍片13-15位于沟槽28的相对侧上。[0049]参考图11A，图11B，其中，相似的附图标记指代图10,图10A，图10B中的相似特征，于一后续制造阶段，开口32,33均未形成于如图5A，5B所示的覆盖导电层30的介电层25中。当栅极堆栈38的栅极电极36形成如图6,图6A，图6B所示时，由于没有开口32,33形成而均不会形成接触件42,44。栅极电极36均通过沟槽28中的介电层25与导电层30电性隔离。导电层30作为互连，将由鳍片10,13共享的源极漏极区域18与由鳍片10,13共享的源极漏极区域18耦接。工艺流程如图7,7A，7B所示继续，以形成包括垂直传输场效应晶体管50-55的一电路。[0050]上述方法用于集成电路芯片的制作。由此产生的集成电路芯片可由制造商以原片形式分布如作为具有多个未封装芯片的一单芯片），作为一裸片，或一封装形式。该芯片可以与其他芯片，分立式电路元件及或作为一中间产品或一最终产品的一部分的其他信号处理设备进行整合。该最终产品可是包括集成电路芯片在内的任何产品，例如具有中央处理器的计算机产品或智能手机。[0051]本文所引用的术语，如“垂直”，“水平”等，是通过举例的方式，而非用于限制的方式，建立一个参照框架。本文所用的术语“水平”定义为与一半导体衬底的一传统平面平行的一平面，而不考虑其实际三维空间取向。术语“垂直”和“法线”是指垂直于水平的方向，正如定义的那样。术语“横向”是指水平平面内的一个方向。术语“上方”和“下方”用于表示元件或结构相互之间的相对位置。[0052]—个“连接”或“親接”到另一元件，或与另一元件“连接”或“親接”可以是直接连接或耦接至另一元件，或者，可能存在一个或多个的介入元件。如果介入元件不存在，一个特征可以使“直接连接”或“直接耦接”至另一元件。如果存在至少一介入元件，则一个特征可以“间接连接”或“间接耦接”至另一元件。[0053]已经为了说明的目的而呈现了本发明的各种实施例的描述，但并不旨在穷举或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。本文选择使用的术语是为了最好地解释实施例的原理，对市场中发现的技术的实际应用或技术改进，或使本领域普通技术人员能够理解本文公开的实施例。

权利要求：1.一种结构，包括：第一垂直传输场效应晶体管，其具有位于半导体层中的源极漏极区域，从该半导体层中的该源极漏极区域伸出的鳍片，以及位于该半导体层上并耦接该鳍片的栅极电极;以及互连，其位于该半导体层中所定义的沟槽中，该互连耦接该第一垂直传输场效应晶体管的该源极漏极区域或该栅极电极。2.根据权利要求1所述的结构，其中，该互连为耦接该第一垂直传输场效应晶体管的该源极漏极区域，进一步包括：第二垂直传输场效应晶体管，具有位于该半导体层中的源极漏极区域，从该半导体层的该源极漏极区域伸出的鳍片，以及位于该半导体层上并耦接该鳍片的栅极电极，其中该第一垂直传输场效应晶体管的该源极漏极区域通过该互连耦接该第二垂直传输场效应晶体管的该源极漏极区域或该栅极电极。3.根据权利要求2所述的结构，其中，该互连直接耦接该第一垂直传输场效应晶体管的该源极漏极区域与该第二垂直传输场效应晶体管的该源极漏极区域。4.根据权利要求3所述的结构，其中，该互连包括直接耦接该第一垂直传输场效应晶体管的该源极漏极区域以及直接耦接该第二垂直传输场效应晶体管的该源极漏极区域的导电层。5.根据权利要求2所述的结构，其中，该互连耦接该第一垂直传输场效应晶体管的该源极漏极区域与该第二垂直传输场效应晶体管的该栅极电极。6.根据权利要求5所述的结构，其中，该互连由直接耦接该第一垂直传输场效应晶体管的该源极漏极区域的导电层组成，还包括：介电层，其位于该半导体层上，该介电层包括延伸至该导电层的开口；以及接触件，位于该开口内，该接触件直接耦接该导电层与该第二垂直传输场效应晶体管的该栅极电极。7.根据权利要求1所述的结构，其中，该互连与该第一垂直传输场效应晶体管的该栅极电极耦接，还包括：第二垂直传输场效应晶体管，具有位于该半导体层中的源极漏极区域，从该半导体层中的该源极漏极区域伸出的鳍片，以及位于该半导体层上并耦接该鳍片的栅极电极；其中，该第一垂直传输场效应晶体管的该栅极电极通过该互连耦接该第二垂直传输场效应晶体管的该栅极电极。8.根据权利要求7所述的结构，其中，该互连包括親接该第一垂直传输场效应晶体管的该栅极电极以及耦接该第二垂直传输场效应晶体管的该栅极电极的导电层。9.根据权利要求8所述的结构，还包括：介电层，位于该导电层上，该介电层包括分别延伸至该导电层的第一开口与第二开口；第一接触件，位于该第一开口中，该第一接触件直接耦接该导电层与该第一垂直传输场效应晶体管的该栅极电极;以及弟一接触件，位于该第一开口中，该弟一接触件直接親接该导电层与该第二垂直传输场效应晶体管的该栅极电极。10.根据权利要求7所述的结构，还包括：第^垂直传％场效应晶体管，具有位于该半导体层中的源极漏极区域，与该第一垂直传输场效应晶体官的该鳍片平行排列并从该半导体层中的该的源极漏极区域伸出的鳍片，以及位于该半导体层上并锅接该鳍片的栅极电极，该第三垂直传输场效应晶体管的该鳍片水平位于该第一垂直传输场效应晶体管的该鳍片与该第二垂直传输场效应晶体管的该鳍片之间；以及介电层，其至少部分覆盖该互连，以使该第三垂直传输场效应晶体管的该栅极电极与该互连电性隔离。11.根据权利要求1所述的结构，其中，该互连是由直接耦接该第一垂直传输场效应晶体管的该源极漏极区域的导电层组成，还包括：介电层，位于该导电层上，该介电层位于该导电层与该第一垂直传输场效应晶体管的该栅极电极之间。12.根据权利要求11所述的结构，其中，该介电层包括延伸至该导电层的开口，还包括：接触件，位于该开口中，该接触件直接耦接该导电层与该第一垂直传输场效应晶体管的该栅极电极。13.—种方法，包括：形成位于半导体层中的第一垂直传输场效应晶体管的源极漏极区域；形成从该源极漏极区域伸出的该第一垂直传输场效应晶体管的鳍片；形成该第一垂直传输场效应晶体管的栅极电极于该半导体层上，其中，该栅极电极親接该鳍片；形成沟槽于该半导体层中；以及形成互连，其位于该沟槽中并耦接该源极漏极区域或该第一垂直传输场效应晶体管的该栅极电极。14.根据权利要求13所述的方法，其中，该互连耦接该第一垂直传输场效应晶体管的该源极漏极区域，还包括：形成第二垂直传输场效应晶体管的源极漏极区域于该半导体层中；形成从该第二垂直传输场效应晶体管的该源极漏极区域伸出的该第二垂直传输场效应晶体管的鳍片；形成该第二垂直传输场效应晶体管的栅极电极，其位于该半导体层上并耦接该第二垂直传输场效应晶体管的该鳍片;其中，该第二垂直传输场效应晶体管的该源极漏极区域或该栅极电极通过该互连耦接该第一垂直传输场效应晶体管的该源极漏极区域。15.根据权利要求14所述的方法，其中，形成该互连包括：形成直接耦接该第一垂直传输场效应晶体管的该源极漏极区域以及直接耦接该第二垂直传输场效应晶体管的该源极漏极区域的导电层。16.根据权利要求14所述的方法，其中，该互连耦接该第一垂直传输场效应晶体管的该源极漏极区域与该第二垂直传输场效应晶体管的该栅极电极，且形成该互连包括：形成直接耦接该第一垂直传输场效应晶体管的该源极漏极区域的导电层；形成介电层于该导电层上；形成延伸至该导电层的该介电层的开口；以及形成直接賴接该导电层与该第二垂直传输场效应晶体管的该栅极电极的接触件于该开口中。17.根据权利要求13所述的方法，其中，该互连耦接该第一垂直传输场效应晶体管的该栅极电极，还包括：形成第二垂直传输场效应晶体管的源极漏极区域于该半导体层中；形成从该第二垂直传输场效应晶体管的该源极漏极区域伸出的该第二垂直传输场效应晶体管的鳍片；形成该第二垂直传输场效应晶体管的栅极电极，其位于该半导体层上且耦接该第二垂直传输场效应晶体管的该鳍片;其中，该第二垂直传输场效应晶体管的该栅极电极通过该互连耦接该第一垂直传输场效应晶体管的该栅极电极。18.根据权利要求17所述的方法，其中，该互连由导电层组成，还包括：形成介电层于该导电层上；形成延伸至该导电层的第一开口于该介电层中；形成延伸至该导电层的第二开口于该介电层中；形成直接耦接该导电层与该第一垂直传输场效应晶体管的该栅极电极的第一接触件于该第一开口中；以及形成直接耦接该导电层与该第二垂直传输场效应晶体管的该栅极电极的第二接触件于该第二开口中。19.根据权利要求17所述的方法，还包括：形成第三垂直传输场效应晶体管，其具有位于该半导体层中的源极漏极区域，与该第一垂直传输场效应晶体管的该鳍片平行排列并从该半导体层中的该源极漏极区域伸出的鳍片，以及位于该半导体层上并耦接该鳍片的栅极电极，其中，该第三垂直传输场效应晶体管的该鳍片水平位于该第一垂直传输场效应晶体管的该鳍片与该第二垂直传输场效应晶体管的该鳍片之间；以及形成介电层，其至少部分覆盖该互连，以使该第三垂直传输场效应晶体管的该栅极电极与该互连电性隔离。20.根据权利要求I3所述的方法，其中，该互连由直接耦接该第一垂直传输场效应晶体管的该源极漏极区域的导电层组成，还包括：形成介电层于该导电层上，该介电层位于该导电层与该第一垂直传输场效应晶体管的该栅极电极之间；形成开口于该介电层中并延伸至该导电层；以及开夕成直接稱接该导电层与该第一垂直传输场效应晶体管的该栅极电极的接触件于该开口中。

百度查询： 格罗方德半导体公司 用于垂直传输场效应晶体管的互连

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD