申请/专利权人：株式会社村田制作所

申请日：2020-07-15

公开（公告）日：2021-01-19

公开（公告）号：CN112242255A

主分类号：H01G4/30(20060101)

分类号：H01G4/30(20060101);H01G4/12(20060101);C04B35/468(20060101);C04B41/88(20060101)

优先权：["20190719 JP 2019-134097"]

专利状态码：有效-授权

法律状态：2022.06.10#授权;2021.02.05#实质审查的生效;2021.01.19#公开

摘要：本发明提供一种能够抑制层叠体内部的构造缺陷的产生的层叠型电子部件及该层叠型电子部件的制造方法。层叠型电子部件具备包括被层叠的多个电介质层和多个内部电极层的层叠体。在将板状物的与厚度方向正交的长径相对于厚度之比设为纵横比时，电介质层具有平均厚度为300nm以下且平均纵横比为5以上的作为板状物的多个第一晶粒。内部电极层具有平均厚度为150nm以下且平均纵横比为5以上的作为板状物的多个第二晶粒。

主权项：1.一种层叠型电子部件，具备包括被层叠的多个电介质层和多个内部电极层的层叠体，在将板状物的与厚度方向正交的长径相对于厚度之比设为纵横比时，所述电介质层具有平均厚度为300nm以下且平均纵横比为5以上的作为板状物的多个第一晶粒，所述内部电极层具有平均厚度为150nm以下且平均纵横比为5以上的作为板状物的多个第二晶粒。

全文数据：

权利要求：

百度查询： 株式会社村田制作所 层叠型电子部件及层叠型电子部件的制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD