申请/专利权人：上海华力集成电路制造有限公司

申请日：2021-07-13

公开（公告）日：2021-11-12

公开（公告）号：CN113644023A

主分类号：H01L21/762(20060101)

分类号：H01L21/762(20060101)

优先权：

专利状态码：在审-实质审查的生效

法律状态：2021.11.30#实质审查的生效;2021.11.12#公开

摘要：本发明提供一种通过调整DTI钨阻挡层厚度改善BSIRTS水平的方法，提供硅基底，在硅基底上形成深沟槽；在深沟槽中依次覆盖第一氧化层、HK介质层、第二氧化层、钨粘着层；在硅基底上沉积钨以填充深沟槽；刻蚀去除硅基底表面的钨；在填充满钨的深沟槽上表面通过PECVD的方法沉积厚度为的氧化阻挡层。显著降低了芯片RTS的整体水平，P50和P97参数改善20％以上；同时芯片白点像素和暗电流水平也大幅降低；芯片的噪声水平得到显著改善，提高了芯片良率，在相同成本下获得更多利润。

主权项：1.一种通过调整DTI钨阻挡层厚度改善BSIRTS水平的方法，其特征在于，至少包括：步骤一、提供硅基底，在所述硅基底上形成深沟槽；步骤二、在所述深沟槽中依次覆盖第一氧化层、HK介质层、第二氧化层、钨粘着层；步骤三、在所述硅基底上沉积钨以填充所述深沟槽；步骤四、刻蚀去除所述硅基底表面的钨；步骤五、在填充满钨的深沟槽上表面通过PECVD的方法沉积厚度为的氧化阻挡层。

全文数据：

权利要求：

百度查询： 上海华力集成电路制造有限公司 一种通过调整DTI钨阻挡层厚度改善BSI RTS水平的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD