申请/专利权人:四川安迪科技实业有限公司
申请日:2022-12-30
公开(公告)日:2023-04-25
公开(公告)号:CN116015589A
主分类号:H04L7/00
分类号:H04L7/00;H04B7/185
优先权:
专利状态码:在审-实质审查的生效
法律状态:2023.05.12#实质审查的生效;2023.04.25#公开
摘要:本发明提供一种符号同步中Farrow滤波器实现方法、盲定时同步方法及装置,实现方法是将I型Farrow滤波器经过数学变换为多项式结构以得到转换的Farrow滤波器,转换的Farrow滤波器包括:依次连接的第一码片延误单元、第二码片延误单元、第三码片延误单元、第四码片延误单元、第五码片延误单元;依次连接的第一加法器、第二加法器、第三加法器、第四加法器、第五加法器;以及第一系数值单元、第二系数值单元、第三系数值单元、第四系数值单元、第五系数值单元、第六系数值单元。本发明可以解决卫星MF‑TDMA系统返向链路接收机符号同步中Farrow滤波器工程实现需要大量乘法资源的技术问题,消耗的乘法器个数减少了70%,节约FPGA的DSP资源。
主权项:1.一种符号同步中Farrow滤波器实现方法,其特征在于,包括:将I型Farrow滤波器经过数学变换为多项式结构以得到转换的Farrow滤波器,所述转换的Farrow滤波器包括:依次连接的第一码片延误单元、第二码片延误单元、第三码片延误单元、第四码片延误单元、第五码片延误单元;依次连接的第一加法器、第二加法器、第三加法器、第四加法器、第五加法器;以及第一系数值单元、第二系数值单元、第三系数值单元、第四系数值单元、第五系数值单元、第六系数值单元,分别具有系数值C1、C2、C3、C4、C5、C6;第一码片延误单元和第六系数值单元输入端连接输入信号Xn,第五系数值单元输入端连接第一码片延误单元输出端,第四系数值单元输入端连接第二码片延误单元输出端,第三系数值单元输入端连接第三码片延误单元输出端,第二系数值单元输入端连接第四码片延误单元输出端,第一系数值单元输入端连接第五码片延误单元输出端;第六系数值单元和第五系数值单元输出端连接第一加法器输入端,第一加法器输出端和第四系数值单元输出端连接第二加法器输入端,第二加法器输出端和第三系数值单元输出端连接第三加法器输入端,第三加法器输出端和第二系数值单元输出端连接第四加法器输入端,第四加法器输出端和第一系数值单元输出端连接第五加法器输入端,第五加法器输出端输出信号Yn;其中,系数值C1、C2、C3、C4、C5、C6,根据延时系数和I型Farrow滤波器的参数获得。
全文数据:
权利要求:
百度查询: 四川安迪科技实业有限公司 符号同步中Farrow滤波器实现方法、盲定时同步方法及装置
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。