申请/专利权人：晟芯腾跃(北京)科技有限公司

申请日：2022-09-28

公开（公告）日：2024-01-26

公开（公告）号：CN117452998A

主分类号：G05F1/56

分类号：G05F1/56

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.02.13#实质审查的生效;2024.01.26#公开

摘要：前馈零点稳定性补偿的PMOS功率管LDO电路，涉及集成电路技术。本发明包括初级放大器（EA）、次级放大器（A）和PMOS功率管（MPOWER），还包括第四PMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第三NMOS管、第一NMOS管、第四NMOS管、第二NMOS管、第五NMOS管。采用本发明，作为补偿的LDO可以不需要电容的寄生ESR电阻实现稳定，LDO从空载到重载（1A）跳变时，过冲电压小于50mV。

主权项：1.前馈零点稳定性补偿的PMOS功率管LDO电路，包括初级放大器（EA）、次级放大器（A）和PMOS功率管（MPOWER），PMOS功率管（MPOWER）的漏极作为LDO输出端（VOUT）通过串联的第一电阻（R1）和第二电阻（R2）接地，第一电阻（R1）和第二电阻（R2）的串联连接点连接到初级放大器的负性输入端，其特征在于，还包括：第四PMOS管（MP4），其栅极和漏极接第一参考点（VA），源极接电压输入点（VIN）；第一PMOS管（MP1），其栅极接第一参考点（VA），源极接电压输入点（VIN），漏极接次级放大器的负性输入端；第二PMOS管（MP2），其栅极接第一参考点（VA），源极接电压输入点（VIN），漏极接次级放大器的正性输入端,漏极还连接第一输出端（VOUT1）；第三PMOS管（MP3），其栅极接次级放大器的输出端，源极接次级放大器的负性输入端；第三NMOS管（MN3），其栅极接第二电压输入端（VB），漏极接第三PMOS管（MP3）的漏极；第一NMOS管（MN1），其栅极通过第一电容（C1）接地，源极接地，漏极接第三NMOS管（MN3）的源极；第四NMOS管（MN4），其栅极接第二电压输入端（VB），漏极接次级放大器的正性输入端；第二NMOS管（MN2），其栅极接第一NMOS管（MN1）的栅极，源极接地，漏极接第四NMOS管（MN4）的源极，其栅极还与第三NMOS管（MN3）的漏极连接，并且栅极通过第一电容（C1）接地；第五NMOS管（MN5），其栅极接初级放大器的输出端，源极接地，漏极接第一参考点（VA）。

全文数据：

权利要求：

百度查询： 晟芯腾跃(北京)科技有限公司 前馈零点稳定性补偿的PMOS功率管LDO电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD