申请/专利权人:英特尔公司
申请日:2022-11-22
公开(公告)日:2024-02-23
公开(公告)号:CN117597785A
主分类号:H01L29/45
分类号:H01L29/45;H01L27/092;H01L29/06;H01L29/786;H01L29/417
优先权:["20211222 US 17/559,332"]
专利状态码:在审-公开
法律状态:2024.02.23#公开
摘要:论述了与n型和p型源极和漏极半导体的选择性金属接触部相关的互补金属‑氧化物‑半导体CMOS器件和方法。在n型和p型源极漏极上沉积p型金属。p型金属被从n型源极漏极选择性去除,但保留在与n型源极漏极相邻的电介质材料上。在n型源极漏极上沉积n型金属,而保留的p型金属密封电介质材料以保护n型金属免受污染。然后使用另一种p型金属密封n型金属。接触部填充材料接触所得的源极和漏极接触部堆叠体。
主权项:1.一种晶体管结构,包括:源极区、漏极区和处于所述源极区与所述漏极区之间的栅极结构,其中,所述源极区和所述漏极区包括n型半导体材料;电介质材料,所述电介质材料包括与所述源极区相邻的侧壁;第一金属层,所述第一金属层在所述电介质材料的所述侧壁的至少一部分上,所述第一金属层包括第一p型金属;第二金属层,所述第二金属层在所述源极区的所述顶表面上,所述第二金属层包括n型金属;第三金属层,所述第三金属层在所述第二金属层上,所述第三金属层包括第二p型金属;以及金属填充物,所述金属填充物在所述第三金属层上,并且在与所述侧壁的所述部分横向相邻的区域中。
全文数据:
权利要求:
百度查询: 英特尔公司 用于集成NMOS和PMOS晶体管的低电阻金属到半导体接触部
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。