申请/专利权人：沃孚半导体公司

申请日：2018-01-17

公开（公告）日：2024-01-30

公开（公告）号：CN110178225B

主分类号：H01L29/423

分类号：H01L29/423;H01L29/739;H01L29/78;H01L29/06

优先权：["20170117 US 15/407,689"]

专利状态码：有效-授权

法律状态：2024.01.30#授权;2019.09.20#实质审查的生效;2019.08.27#公开

摘要：一种垂直FET，包括碳化硅基底，其具有顶表面和与顶表面相对的底表面；漏极集电极触点，处于碳化硅基底的底表面上；和外延结构，处于碳化硅基底的顶表面上，具有形成在其中的第一源极发射极注入。栅极介电层设置于外延结构的一部分上。第一源极发射极触点段在第一源极发射极注入上彼此间隔。第一和第二细长栅极触点处于栅极介电层上并定位为使得第一源极发射极注入在第一细长栅极触点和第二细长栅极触点下方和之间。栅极间板从第一细长栅极触点和第二细长栅极触点中的至少一个延伸进入形成于第一源极发射极触点段之间的空隙中。

主权项：1.一种垂直场效应晶体管FET结构，包括：·碳化硅基底，具有顶表面和与所述顶表面相对的底表面；·漏极集电极触点，处于所述碳化硅基底的所述底表面上；·外延结构，处于所述碳化硅基底的所述顶表面上并具有在其中形成的第一源极区、第二源极区以及所述第一源极区和所述第二源极区之间形成的JFET区，所述第一源极区包括布置在第一源极发射极阱中的第一源极发射极注入，所述第二源极区包括布置在第二源极发射极阱中的第二源极发射极注入；·栅极介电层，处于所述外延结构的一部分上；·第一多个源极发射极触点段，彼此间隔并且在所述第一源极发射极注入的连续部分上，使得所述栅极介电层不在所述第一多个源极发射极触点段下方；·第一细长栅极触点和第二细长栅极触点，处于所述栅极介电层上并定位为使得所述第一源极发射极注入在所述第一细长栅极触点和所述第二细长栅极触点下方和之间；以及·第一多个栅极间板，从所述第一细长栅极触点和所述第二细长栅极触点中的至少一个延伸进入形成于所述第一多个源极发射极触点段之间的空隙中，所述第一多个栅极间板通过所述栅极介电层与所述第一源极发射极注入的一部分分隔开，·其中栅极-源极电容与栅极-漏极电容的比率大于170。

全文数据：垂直FET结构技术领域本发明涉及垂直场效应晶体管FET结构。背景技术基于碳化硅SIC的金属氧化物半导体场效应晶体管MOSFET在高功率应用方面比基于硅Si的对应物具有显著的优点。然而，基于Si的MOSFET相比于基于SiC的MOSFET具有的一个优点是更高的内部栅极-源极电容CGS。具有更高的CGS倾向于防止基于Si的MOSFET由于漏极偏压的瞬变而错误地导通。因此，存在对于空间上高效并有效的增加基于SiC的MOSFET的有效CGS的技术的需要。发明内容公开了一种垂直场效应晶体管FET结构。该垂直FET包括碳化硅基底，其具有顶表面和与顶表面相对的底表面；碳化硅基底的底表面上的漏极集电极触点；和碳化硅基底的顶表面上的外延结构，其中形成有第一源极发射极注入。栅极介电层设置于外延结构的一部分上。第一多个源极发射极触点段彼此间隔并处于第一源极发射极注入上，使得栅极介电层不在第一多个源极发射极触点段下方。第一细长伸长的，elongated栅极触点和第二细长栅极触点在栅极介电层上并定位为使得第一源极发射极注入在第一细长栅极触点和第二细长栅极触点下方和之间。第一多个栅极间板inter-gateplate从第一细长栅极触点和第二细长栅极触点中的至少一个延伸进入形成于第一多个源极发射极触点段之间的空隙中。另外的内部电容提供在其中第一多个栅极间板中的每个与第一源极发射极注入的一部分重叠之处，并且栅极间板由栅极介电层分隔开。外延结构可以由碳化硅或其他合适的材料系统形成。第一多个栅极间板中的每个可以在第一细长栅极触点和第二细长栅极触点之间完全延伸通过形成于相邻的一对第一多个源极发射极触点段之间的空间。此外，第一细长栅极触点、第二细长栅极触点和第一多个栅极间板可以在相同或不同的平面内由相同的材料形成。在一个实施方式中，垂直FET可以至少包括第一晶体管单元和第二晶体管单元，使得第一细长栅极触点形成第一晶体管单元的部分，且第二细长栅极触点形成第二晶体管单元的部分。第一源极发射极注入可以由第一晶体管单元和第二晶体管单元共享。第一晶体管单元和第二晶体管单元可以是金属氧化物半导体场效应晶体管MOSFET单元，绝缘栅双极晶体管IGBT单元等。外延结构可以进一步包括其中提供有第一源极发射极注入的第一源极发射极阱。对于MOSFET构造，基底和源极发射极注入掺杂有具有第一极性的材料，且第一源极阱掺杂有具有与第一极性相反的第二极性的掺杂材料。对于IGBT构造，基底和源极发射极阱掺杂有具有第一极性的材料，且第一源极发射极注入掺杂有具有与第一极性相反的第二极性的掺杂材料。垂直FET具有栅极-源极发射极电容和栅极-漏极集电极电容，其中由于栅极间板，栅极-源极发射极电容与栅极-漏极电容的比率大于170、200、250、300、350或更大。鉴于源极和发射极元件以及MOSFET和IGBT器件的漏极和集电极元件之间的相似性，形容词源极发射极和漏极集电极通常用于描述MOSFET、IGBT等器件的相应元件。例如，细长漏极集电极触点在本文中定义为涵盖细长漏极触点和细长集电极触点两者。在本文中源极发射极区定义为涵盖源极区和发射区两者。本文中源极发射极阱定义为涵盖源极阱和发射极阱两者。本文中源极发射极注入定义为涵盖源极注入和发射极注入两者，等等。栅极-源极发射极电容是栅极与器件的源极或发射极之间的电容，视情况而定。栅极-漏极集电极电容是栅极与器件的漏极或集电极之间的电容，视情况而定。在结合附图阅读以下优选实施方式的详细描述之后，本领域技术人员将会理解本公开的范围并实现其另外的方面。附图说明引入本说明书中并构成本说明书的一部分的附图说明了本公开的若干方面，并与描述一起用于诠释本公开的原理。图1是根据本公开的一个实施方式的MOSFET单元在第一位置处的横截面。图2是常规MOSFET单元的俯视图。图3是根据本公开的一个实施方式的图1的MOSFET单元的俯视图。图4是根据本公开的一个实施方式的图1的MOSFET单元在第二位置处的横截面。图5和图6是描绘常规MOSFET单元和图1的MOSFET单元的电容相对于漏极-源极电压的图表。图7是根据本公开的一个实施方式的IGBT单元在第一位置处的横截面。图8是根据本公开的一个实施方式的图7的IGBT单元在第二位置处的横截面。具体实施方式下面阐述的实施方式代表使得本领域技术人员能够实践实施方式的必要信息，并且说明了实践实施方式的最佳模式。在根据附图阅读以下描述时，本领域技术人员将会理解本公开的概念并且将认识到本文并未具体提出的这些概念的应用。应该理解的是，这些概念和应用都落入本公开和所附权利要求的范围内。应当理解的是，尽管本文中可以使用术语第一、第二等描述各种元件，但这些元件不应该受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，第一元件可以称为第二元件，并类似地，第二元件可以称为第一元件，而不脱离本公开的范围。如本文中使用的，术语“和或”包括一个或多个相关得所列条目的任何和所有组合。应当理解的是，当如层、区域或基板的元件被称为在另一元件“上”或延伸“至另一元件上”时，其可以直接处于另一元件上或直接延伸到另一元件上或也可以存在中间元件。相反，当元件被称为“直接在另一元件上”或“直接延伸到另一元件上”时，不存在中间元件。同样地，应当理解的是，当如层、区或基板的元件被称为处于另一元件“上方”或“在另一元件上方”延伸时，它可以直接处于另一元件上方直接在另一元件上方延伸，或也可以存在中间元件。相反，当一个元件被称为“直接处于另一个元件上方”或“直接在另一个元件上方”延伸时，则不存在中间元件。还应该理解的是，当一个元件被称为“连接”或“偶联”至另一个元件时，其可以直接连接或偶联至另一个元件，或可以存在中间元件。相对而言，当一个元件被称为“直接连接”或“直接偶联”于另一个元件时，则不存在中间元件。本文中可以使用如“下方”或“上方”或“上部”或“下部”或“水平”或“垂直”的相对术语描述一个元件、层或区域与另一元件的关系，如图中所示。应当理解的是，除了图中所示的方向之外，这些术语和上面讨论的那些术语旨在涵盖器件的不同方向。本文中使用的术语仅用于描述具体实施方式的目的，而并非旨在限制本公开。正如本文中所用，单数形式“一个”、“一种”和“该”也旨在包括复数形式，除非上下文另有明确说明。进一步应该理解的是，术语“包含comprises”、“包含comprising”、“包括includes”和或“包括including”在本文中使用时指定特征、整数、步骤、操作、元件和或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元件、组件和或其组的存在或添加。除非另外定义，否则本文使用的所有术语包括技术和科学术语具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。应该进一步理解的是，本文使用的术语应该解释为具有与其在本说明书和相关领域的上下文中的含义一致的含义，并且除非在本文中明确如此定义，否则将不以理想化或过于正式的含义进行解释。本文公开了一种垂直FET结构。垂直FET结构包括碳化硅基底，其具有顶表面和与顶表面相对的底表面；碳化硅基底的底表面上的漏极集电极触点；和碳化硅基底的顶表面上的外延结构，其中形成有第一源极发射极注入。栅极介电层设置于外延结构的一部分上。第一源极发射极触点段彼此间隔开并且处于第一源极发射极注入上。第一细长栅极触点和第二细长栅极触点在栅极介电层上并且定位为使得第一源极发射极注入在第一细长栅极触点和第二细长栅极触点之下和之间。栅极间板从第一细长栅极触点和第二细长栅极触点中的至少一个延伸至形成于第一源极发射极触点段之间的空间中。另外的内部电容提供于其中第一多个栅极间板的每个与第一源极发射极注入的一部分重叠之处并且被栅极介电层分隔开。外延结构可以由碳化硅或其他合适的材料系统形成。详情提供如下。参考图1，示出了DMOSFET双注入金属氧化物半导体场效应晶体管的单元的横截面。单元通常称为MOSFET单元10。虽然MOSFET单元10用于描述各种概念，但这些概念实际上适用于任何类型的垂直FET结构，包括绝缘栅双极晶体管IGBT等。在一个实施方式中，MOSFET单元10使用双离子注入方法有4H-或6H-碳化硅SiC形成。具体地，MOSFET单元10包括SiC基底12，其中掺杂有N型掺杂剂N+。SiC外延结构位于基底12上方以提供漂移区14，其中两个源极区16通过双注入方法形成于外延结构的上部。虽然SiC材料系统用于外延结构和基底12，但其他材料系统如氮化镓GaN也可以受益于本文公开的概念。漂移区14轻掺杂有N型掺杂剂N-。每个源极区16包括中度掺杂有P型掺杂剂P的源极阱18和位于源极阱18的上表面内并向源极阱18的上表面偏置的源极注入20。源极注入20重掺杂有N型掺杂剂N+。源极区16彼此间隔开并沿着外延结构的上表面，使得JFET结型FET区形成于其之间。栅极介电层22位于外延结构的上表面上。细长栅极触点24位于栅极介电层22上方。源极触点段26位于源极区16的各自部分的上方。具体地，每个源极触点段26位于相应的源极阱18和源极注入20的外部上方。栅极介电层22在源极触点段26之间延伸，其中细长栅极触点24位于栅极介电层22上方和源极触点段26之间。然而，细长栅极触点24不接触源极触点段26并且仅仅在源极阱18和源极注入20内部部分上方延伸。如所示的，细长栅极触点24仅在源极注入20的一小部分上方延伸。细长漏极触点28设置于基板12的底侧。在运行时，当低于阈值电压的偏压施加于细长栅极触点24时，横跨细长漏极触点28和源极触点段26的高电压由MOSFET单元10支持。当正偏压施加于细长栅极触点24时，电流将从源极触点段26流向细长漏极触点28。如图1中由虚线所示的，电流将从源极触点段26流出，横向通过源极注入20和源极阱18，且随后垂直穿过漂移区14和基板12流至细长漏极触点28。对于面向高功率应用的某些实施方式，基底12的厚度范围可以为50μm至600μm，并且可以以1×1018cm-3至1×1020cm-3的浓度掺杂。漂移区14的厚度范围可以为3μm至150μm，并且可以以1×1014cm-3至1×1018cm-3的浓度掺杂。源极阱18的厚度范围可以为0.2μm至2μm，并可以以1×1015cm-3至1×1019cm-3的浓度掺杂。源极注入20的厚度范围可以为0.1μm至0.5μm，并且可以以1×1019cm-3至5×1021cm-3的浓度掺杂。栅极介电层22可以由二氧化硅、氮化硅、如氧化铪的高K电介质等形成。细长栅极触点24、源极触点段26和细长漏极触点28可以由多晶硅、金属如铝、金属硅化物等形成。示例性的N型掺杂剂包括氮和磷。示例性的P型掺杂剂包括铝和硼。此外，取决于MOSFET单元10的应用和期望的操作，可以反转或修改各层和区的掺杂极性。参考图2，其为示出常规MOSFET单元10'的常规布局的俯视图。具体地，图2示出了从左到右拉长的三个常规MOSFET单元10'。示出了三个细长栅极触点24、两个细长源极注入20和两个细长源极触点30。为了清楚，未显示栅极介电层22。这种常规布局未采用源极触点段26，而相反采用了连续的细长源极触点30。相邻的一对细长栅极触点24位于源极注入20的相对部分的上方。细长源极触点30位于源极注入20的中心部分上方，并如上所述，与细长栅极触点24间隔开。以下讨论参考了各种度量指标，包括在MOSFET单元10的漏极、栅极和源极中的任何两者之间测量的电容和电压。这些测量在与MOSFET单元10的漏极细长漏极触点28、栅极细长栅极触点24和源极源极触点段26相关联的相应触点之间进行。例如，栅极-源极电容CGS是在栅极细长栅极触点24和源极源极触点部分26之间测量的电容，栅极-漏极电容CGD是在栅极细长栅极触点24和漏极细长漏极触点28之间测量的电容，等等。对于IGBT实施方式，这些测量是在与集电极、栅极细长栅极触点24和发射极相关的相应触点之间进行。例如，栅极-发射极电容CGE是在栅极和发射极之间测量的电容，栅极-集电极电容CGC是在栅极和集电极之间测量的电容，如下面的进一步描述的。MOSFET单元10'具有内部电容，包括栅极-源极电容CGS和栅极-漏极电容CGD。栅极-源极电容CGS中的电荷决定器件何时开启和关闭。栅极-漏极电容CGD中的电荷决定漏极-源极电压VDS。漏极偏压的快速变化可能由快速断开瞬变所致倾向于通过栅极-漏极电容CGD向栅极传递大量电荷。栅极驱动通常会吸收大部分的这些电荷，但不是所有电荷。此外，电荷不会立即被吸收。未吸收的电荷瞬间共享至栅极-源极电容CGS。与栅极-源极电容CGS共享的电荷增加了栅极-源极电压VGS。当VGS增加到阈值电压以上时，MOSFET单元10'将会错误地导通。避免这种现象的努力集中于在栅极和源极之间增加外部电容，以使用MOSFET单元10'结构外的外部电容器增加栅极-源极电容CGS。遗憾的是，已经证明这些努力在很大程度上是低效的，增加了其中引入MOSFET单元10'的模块的尺寸，并且增加了部件数量，这可能对模块的可靠性产生负面影响。现在转到图3，示出了本公开的MOSFET单元10的布局的俯视图。不采用细长源极触点30，在每个源极注入20的中间部分上方提供了一系列的源极触点段26。因此，在相邻的源极触点段26之间的每个源极注入20上方形成开口区域。在这些区域中，提供栅极间板32。在一个实施方式中，栅极间板32是细长栅极触点24的延伸，其中每个栅极间板32有效地连接相邻的细长栅极触点24。因此，细长栅极触点24和栅极间板32可以由相同的材料，在相同的平面内且在相同的过程步骤中形成。在一个实施方式中，细长栅极触点24和栅极间板32可以由多晶硅、金属如铝、金属硅化物等形成。可替换地，栅极间板32可以由不同材料，在相同或不同平面内，在相同或不同的过程步骤中形成。图4示出了通过栅极间板32截取的MOSFET单元10的横截面图3的截面B-B，其中细长栅极触点24和栅极间板32由位于栅极介电层22上方的连续导电结构形成。为了比较，图1对应于通过一个源极触点段26截取的MOSFET单元10的横截面图3的A-A截面。栅极间板32的添加增加了各个MOSFET单元10的栅极和源极之间的电容。额外的电容通过以下形成：·在源极区16的源极阱18和源极注入20上方提供栅极间板32；和·通过栅极介电层22将栅极间板32与源极区16的源极阱18和源极注入20分隔开。本质上，每个栅极间板32提供第一电容板，源极区16的重叠部分提供第二电容板，且栅极介电层22提供将第一电容板和第二电容板分隔开的介电材料以提供MOSFET单元10内的额外内部电容。通过采用栅极间板32提供额外的内部电容，MOSFET单元10的性能大幅增强，而采用MOSFET单元10的模块电路的尺寸极少或没有增加。具体地，以这种方式从MOSFET单元10内增加栅极-源极电容CGS有助于在高速关断期间抑制错误导通事件而不会增加MOSFET单元10的有效导通电阻。栅极间板32在相邻的MOSFET单元10的细长栅极触点24之间不需要完全延伸。例如，栅极间板32可以简单地类似于从细长栅极触点24延伸进入源极触点段26之间的区域内的突片tab。此外，栅极间板32可以不是矩形的，而是可以基于器件几何形状和性能目标采取各种形状、尺寸和外形。类似地，源极区16、源极阱18和源极注入20可以呈现不同的图案和形状，而因此不必是图4中描绘的简单的细长槽。这些实体中的任一种可以是连续细长槽、梯形等的任何组合。此外，取决于应用，这些实体可以是细长而不连续的。图5和图6的图表比较了分别实施无栅极间板32和有栅极间板32的MOSFET单元10的SiC晶体管器件的各电容。具体地，每个图表绘制了相对于标定为阻断1200V、通过20A并具有80毫欧的导通电阻Rds-on的功率碳化硅MOSFET器件的以皮法计的Ciss、Coss和Crss相对漏极-源极电压VDS。Ciss等于栅极-源极电容CGS和栅极-漏极电容CGD之和Ciss＝CGS+CGD。Crss等于栅极-漏极电容CGD。Coss等于漏极-源极电容CDS和栅极-漏极电容CGD之和Coss＝CDS+CGD。Crss等于栅极-漏极电容CGD。根据这些测量结果，可以推导出CGS与CGD之比CGSCGD。具体地，CGS＝Ciss-CGD，其中Ciss＝CGS+CGD。对于不包括栅极间板32的常规器件，在900至1000伏，CGS与CGD之比为约124。对于包括栅极间板32的类似器件，CGS与CGD之比为385，比不包括栅极间板32的常规器件改善大于三倍。虽然基于硅的器件可以达到此范围内的CGSCGD比率，但基于碳化硅的器件却不能在实施本公开的栅极间板32之前。利用本文公开的概念，基于碳化硅的器件可以实现与基于硅的器件竞争的CGSCGD比率，同时享有基于碳化硅的器件提供的优于它们的基于硅的对应器件的所有附加益处。取决于实施方式，对于基于碳化硅的MOSFET单元10不需要外部电容，CGSCGD比率现在有可能大于150、175、200、250、300、350，且甚至大于400。在不同的实施方式中，这些范围可以由500、750和1000的CGSCGD比率界定。如上所述，这些概念不仅适用于MOSFET单元10，而且可以应用于任何垂直FET器件，如IGBT。图7示出了示例性的IGBT单元34的横截面。在一个实施方式中，使用双离子注入方法在4H-或6H-碳化硅SiC中形成IGBT单元34。具体地，IGBT单元34包括SiC基底36，其重掺杂有P型掺杂剂P+，其代表IGBT单元34和MOSFET单元10之间的主要差异。在MOSFET单元10中，基底36重掺杂有N型掺杂剂。外延结构位于基底36上方以提供漂移区38，其中类似于MOSFET单元10的源极区16的两个发射极区40通过双注入方法形成于外延结构的上部。漂移区38轻掺杂有N型掺杂剂N-。每个发射极区40包括中度掺杂有P型掺杂剂P的发射极阱42和位于发射极阱42的上表面内并向发射极阱42的上表面偏置的发射极注入44。发射极注入44重掺杂有N型掺杂剂N+。发射极区40彼此隔开并沿着外延结构的上表面间，使得JFET结型FET区形成于其间。栅极介电层46位于外延结构的上表面上。细长栅极触点48位于栅极介电层46上方。发射极触点段50位于发射极区40的各自的部分上方。具体地，每个发射极触点段50位于相应的发射极阱42和发射极注入44的外部上方。栅极介电层46在发射极触点段50之间延伸，其中细长栅极触点48位于栅极介电层46上方和发射极触点段50之间。然而，细长栅极触点48将不会触点发射极触点段50并且仅在发射极阱42和发射极注入44的内部的上方延伸。如示出的，细长栅极触点48仅在发射极注入44的一小部分的上方延伸。细长集电极触点52设置于基板36的底侧上。对于面向高功率应用的某些实施方式，基底36的厚度范围可以为1μm至400μm并可以以1×1018cm-3至1×1021cm-3的浓度掺杂。漂移区38的厚度范围可以为10μm至250μm，并且可以以1×1013cm-3至5×1016cm-3的浓度掺杂。发射极阱42的厚度范围可以为0.2μm至2μm，并且可以以1×1015cm-3至1×1019cm-3的浓度掺杂。发射极注入44的厚度范围可以为0.1μm至0.5μm，并且可以以1×1019cm-3至5×1021cm-3的浓度掺杂。栅极介电层46可以由二氧化硅、氮化硅、如氧化铪的高K电介质等形成。细长栅极触点48、发射极触点段50和细长集电极触点52可以由多晶硅、金属如铝、金属硅化物等形成。同样，取决于IGBT单元34的应用和期望的操作，可以反转或修改各层和区的掺杂极性。实施IGBT单元34的器件的俯视图与图3中所示的相同，其中源极注入20对应于发射极注入44，且源极触点段26对应于发射极触点段50。因此，图7对应于图3的横截面A-A，且图8对应于图3的横截面B-B。IGBT单元34的栅极间板32显示于图8中，其中栅极间板32是细长栅极触点48的延伸。鉴于MOSFET和IGBT器件的源极和发射极元件以及漏极和集电极元件之间的相似性，形容词源极发射极和漏极集电极通常用于描述MOSFET、IGBT等器件的相应元件。例如，细长漏极集电极触点在本文中定义为涵盖细长漏极触点和细长集电极触点两者。源极发射极区在本文中定义为涵盖源极区和发射极区两者。源极发射极阱在本文中定义为涵盖源极阱和发射极阱两者。源极发射极注入在本文中定义为涵盖源极注入和发射极注入两者，等等。栅极-源极发射极电容是器件的栅极与源极或发射极之间的电容，视情况而定。栅极-漏极集电极电容是器件的栅极与漏极或集电极之间的电容，视情况而定。本领域技术人员将意识到对本公开的优选实施方式的改进和修改。所有这些改进和修改都被认为处于本文公开的概念和随后的权利要求书的范围内。

权利要求：1.一种垂直场效应晶体管FET结构，包括：·碳化硅基底，具有顶表面和与所述顶表面相对的底表面；·漏极集电极触点，处于所述碳化硅基底的所述底表面上；·外延结构，处于所述碳化硅基底的所述顶表面上并具有在其中形成的第一源极发射极注入；·栅极介电层，处于所述外延结构的一部分上；·第一多个源极发射极触点段，彼此间隔并且在所述第一源极发射极注入上，使得所述栅极介电层不在所述第一多个源极发射极触点段下方；·第一细长栅极触点和第二细长栅极触点，处于所述栅极介电层上并定位为使得所述第一源极发射极注入在所述第一细长栅极触点和所述第二细长栅极触点下方和之间；以及·第一多个栅极间板，从所述第一细长栅极触点和所述第二细长栅极触点中的至少一个延伸进入形成于所述第一多个源极发射极触点段之间的空隙中。2.根据权利要求1所述的垂直FET结构，至少还包括第一晶体管单元和第二晶体管单元，使得所述第一细长栅极触点形成所述第一晶体管单元的部分，且所述第二细长栅极触点形成所述第二晶体管单元的部分，其中在所述第一多个栅极间板的每个与所述第一源极发射极注入的一部分重叠之处提供额外的内部电容，并且所述第一多个栅极间板由所述栅极介电层分隔开。3.根据权利要求2所述的垂直FET结构，其中，所述第一源极发射极注入由所述第一晶体管单元和所述第二晶体管单元共享。4.根据权利要求3所述的垂直FET结构，其中，所述第一晶体管单元和所述第二晶体管单元是金属氧化物半导体场效应晶体管MOSFET单元。5.根据权利要求3所述的垂直FET结构，其中，所述第一晶体管单元和所述第二晶体管单元是绝缘栅双极晶体管IGBT单元。6.根据权利要求1所述的垂直FET结构，其中，所述外延结构进一步包括第一源极发射极阱，在所述第一源极发射极阱中提供所述第一源极发射极注入。7.根据权利要求6所述的垂直FET结构，其中，所述碳化硅基底和所述第一源极发射极注入掺杂有具有第一极性的材料，并且所述第一源极发射极阱掺杂有具有与所述第一极性相反的第二极性的掺杂材料。8.根据权利要求6所述的垂直FET结构，其中，所述碳化硅基底和所述第一源极发射极阱掺杂有具有第一极性的材料，并且所述第一源极发射极注入掺杂有具有与所述第一极性相反的第二极性的掺杂材料。9.根据权利要求1所述的垂直FET结构，其中，所述第一多个栅极间板的每个在所述第一细长栅极触点和所述第二细长栅极触点之间完全延伸通过形成于所述第一多个源极发射极触点段中的相邻的对之间的空隙。10.根据权利要求1所述的垂直FET结构，其中，所述第一细长栅极触点、所述第二细长栅极触点和所述第一多个栅极间板由相同的材料形成。11.根据权利要求1所述的垂直FET结构，其中，所述第一细长栅极触点、所述第二细长栅极触点和所述第一多个栅极间板由相同的材料形成并且在共同的平面上。12.根据权利要求1所述的垂直FET结构，其中，所述外延结构由碳化硅形成。13.根据权利要求1所述的垂直FET结构，其中，所述第一细长栅极触点的一部分与所述第一源极发射极注入的第一部分重叠，并且所述第二细长栅极触点的一部分与所述第一源极发射极注入的第二部分重叠。14.根据权利要求1所述的垂直FET结构，进一步包括栅极-源极发射极电容和栅极-漏极集电极电容，其中所述栅极-源极发射极电容与所述栅极-漏极集电极电容的比率大于170。15.根据权利要求1所述的垂直FET结构，进一步包括栅极-源极发射极电容和栅极-漏极集电极电容，其中所述栅极-源极发射极电容与所述栅极-漏极集电极电容的比率大于250。16.根据权利要求1所述的垂直FET结构，进一步包括栅极-源极发射极电容和栅极-漏极集电极电容，其中所述栅极-源极发射极电容与所述栅极-漏极集电极电容的比率大于350。17.根据权利要求1所述的垂直FET结构，进一步包括栅极-源极发射极电容和栅极-漏极集电极电容，其中所述栅极-源极发射极电容与所述栅极-漏极集电极电容的比率为200至750。18.根据权利要求1所述的垂直FET结构，进一步包括栅极-源极发射极电容和栅极-漏极集电极电容，其中所述栅极-源极发射极电容与所述栅极-漏极集电极电容的比率为300至1,000。19.根据权利要求1所述的垂直FET结构，其中，所述外延结构进一步包括与所述第一源极发射极注入间隔开的第二源极发射极注入，并进一步包括：·第二多个源极发射极触点段，彼此间隔开并处于所述第二源极发射极注入上，使得所述栅极介电层不在所述第二多个源极发射极触点段下方；·第三细长栅极触点，处于所述栅极介电层上并定位成使得所述第二源极发射极注入处于所述第一细长栅极触点和所述第三细长栅极触点下方和之间；和·第二多个栅极间板，从所述第一细长栅极触点和所述第三细长栅极触点中的至少一个延伸进入形成于所述第二多个源极发射极触点段之间的空隙中，其中在所述第二多个栅极间板中的每个与所述第二源极发射极注入的一部分重叠之处提供额外的内部电容，并且所述第一多个栅极间板由所述栅极介电层分隔开。20.根据权利要求19所述的垂直FET结构，其中：·所述第一多个栅极间板中的每个在所述第一细长栅极触点和所述第二细长栅极触点之间完全延伸通过形成于所述第一多个源极发射极触点段中的相邻的对之间的空隙；并且·所述第二多个栅极间板中的每个在所述第一细长栅极触点和所述第三细长栅极触点之间完全延伸通过形成于所述第二多个源极发射极触点段中的相邻的对之间的空隙。21.根据权利要求19所述的垂直FET结构，其中，所述第一细长栅极触点、所述第二细长栅极触点和所述第一多个栅极间板由相同的材料形成。22.根据权利要求19所述的垂直FET结构，其中，所述第一细长栅极触点、所述第二细长栅极触点和所述第一多个栅极间板由相同的材料形成并且在共同的平面上。23.根据权利要求22所述的垂直FET结构，其中，所述外延结构由碳化硅形成。24.根据权利要求1所述的垂直FET结构，进一步包括栅极-源极发射极电容和栅极-漏极集电极电容，其中所述栅极-源极发射极电容与所述栅极-漏极集电极电容的比率为200至750。25.根据权利要求1所述的垂直FET结构，进一步包括栅极-源极发射极电容和栅极-漏极集电极电容，其中所述栅极-源极发射极电容与所述栅极-漏极集电极电容的比率大于350。26.一种金属氧化物半导体场效应晶体管MOSFET结构，包括：·碳化硅基底，具有顶表面和与所述顶表面相对的底表面；·漏极触点，处于所述底表面上；·碳化硅外延结构，处于所述碳化硅基底的所述顶表面上；·源极触点和栅极触点，处于所述碳化硅外延结构上，其中在所述栅极触点和所述源极触点之间测量的栅极-源极电容与在所述栅极触点和漏极触点之间测量的栅极-漏极电容的比率大于250。27.根据权利要求26所述的MOSFET结构，其中，所述栅极-源极电容与所述栅极-漏极电容的比率大于350。28.根据权利要求26所述的MOSFET结构，其中，所述栅极-源极电容与所述栅极-漏极电容的比率为250至750。29.根据权利要求26所述的MOSFET结构，其中，所述栅极-源极电容与所述栅极-漏极电容的比率为300至1,000。

百度查询： 沃孚半导体公司 垂直FET结构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD