申请/专利权人：瑞纳智能设备股份有限公司

申请日：2019-05-14

公开（公告）日：2024-02-20

公开（公告）号：CN110137901B

主分类号：H02H3/06

分类号：H02H3/06;H02H3/08;H02H9/04

优先权：

专利状态码：有效-授权

法律状态：2024.02.20#授权;2019.09.10#实质审查的生效;2019.08.16#公开

摘要：本发明公开了一种自恢复MBUS主机总线保护电路，包括过流保护电路，所述过流保护电路包括串联的电流检测单元和自恢复保护单元，所述电流检测单元包括串联的仪表差分放大电路、过流阈值门限电路和第一比较器U2A，所述自恢复保护单元包括并联的自恢复延时电路和MBUS总线快速切断电路，所述自恢复延时电路包括延时阀值电路、充电电路、第二比较器U4A和第一三极管Q2。该自恢复MBUS主机总线保护电路实现自恢复过流保护功能，防护自身安全功能；电流检测单元采用仪表差分放大电路，具有差分输入阻抗平衡，输出阻抗低、闭环增益使用内部反馈电阻网络与其信号输入端隔离等特点，极大提高了共模信号的抑制比，从而保证电流检测的稳定和抗干扰能力。

主权项：1.一种自恢复MBUS主机总线保护电路，其特征在于，包括过流保护电路，所述过流保护电路包括电流检测单元和自恢复保护单元，所述电流检测单元包括仪表差分放大电路、过流阈值门限电路和第一比较器U2A，所述仪表差分放大电路的输出端与第一比较器U2A的同相输入端相连，所述过流阈值门限电路与第一比较器U2A的反相输入端相连，所述自恢复保护单元包括自恢复延时电路和MBUS总线快速切断电路，所述自恢复延时电路包括延时阈值电路、充电电路、第二比较器U4A和第一三极管Q2，所述延时阈值电路的一端与第二比较器U4A的反相输入端相连，所述充电电路的一端与第二比较器U4A的同相输入端相连，所述延时阈值电路的另一端与充电电路的另一端相连，所述第一三极管Q2的一端与充电电路相连，第一三极管Q2的另一端与MBUS总线快速切断电路相连，所述MBUS总线快速切断电路的一端与第二比较器U4A的输出端相连，MBUS总线快速切断电路的另一端与充电电路相连；所述仪表差分放大电路包括第一运算放大器U1A、第二运算放大器U1B和第三运算放大器U3A，所述第一运算放大器U1A的反相输入端与第二运算放大器U1B的反相输入端相连，所述第一运算放大器U1A的输出端与第三运算放大器U3A的同相输入端相连、第二运算放大器U1B的输出端与第三运算放大器U3A的反相输入端相连；所述过流阈值门限电路包括电容C2、电阻R11、电阻R13和电阻R18，所述电阻R14接电阻R18、去耦电容C2、经限流电阻R13与第一比较器U2A的反相输入端相连；所述充电电路包括第一电阻R26、第二电阻R32、第三电阻R31和电容C3，所述第一电阻R26的一端和第二电阻R32连接，所述第二电阻R32的另一端通过第三电阻R31与电容C3相连；所述延时阈值电路包括依次串联的第四电阻R23、第五电阻R24和第六电阻R25；所述MBUS总线快速切断电路包括第二三极管Q3、第三三极管Q4和MOS管Q1，所述第三三极管Q4的基极接MBUS总线输入端，第三三极Q4的发射极接地，所述第三三极管Q4的集电极与第二三极管Q3的基极相连，第二三极管Q3的发射极与MOS管Q1的源极相连，第二三极管Q3的集电极与MOS管Q1的栅极相连。

全文数据：一种自恢复MBUS主机总线保护电路技术领域本发明涉及MBUS主机总线保护电路技术领域，具体涉及一种自恢复MBUS主机总线保护电路。背景技术MBUS是一种专门为耗能测量仪表、传感器、执行器传送信息的数据总线设计的。它是测量仪表数据传输数字化的一种重要技术，在建筑业和工业的数据采集多方面的应用，MBUS具有容量大、可扩展性、成本低、无极性、传输距离远等优点，现有MBUS主机保护电路大多采用PPTC串接在MBUS总线上，当故障电流出现时此时PPTC切换到高阻状态，总线节点多、大电流工作时由于器件自身的特性，动作时间较慢，则在受到保护的器件在PPTC切换到高阻状态之前可能损坏，且失效具有明火发生的机率，给产品带来安全隐患，部分MBUS主机保护电路采用继电器常闭节点接在MBUS总线上，当故障电流出现时给继电器一个信号切换到常开点，使MBUS总线断开，进行过流保护，由于继电器响应时间不低于十几毫秒，在总线短路状态下负载电流瞬间变大，由于继电器响应时间慢，造成主机端器件在大电流下超出安全时间，造成永久损坏的可能。发明内容本发明的目的在于提供一种自恢复MBUS主机总线保护电路，具有保护响应快、安全性高、过流自恢复、防止电源接入总线时具有防护自身的安全。为实现上述目的，本发明提供如下技术方案：一种自恢复MBUS主机总线保护电路，包括过流保护电路，所述过流保护电路包括电流检测单元和自恢复保护单元，所述电流检测单元包括仪表差分放大电路、过流阈值门限电路和第一比较器U2A，所述仪表差分放大电路的输出端与第一比较器U2A的同相输入端相连，所述过流阈值门限电路与第一比较器U2A的反相输入端相连，所述自恢复保护单元包括自恢复延时电路和MBUS总线快速切断电路，所述自恢复延时电路包括延时阀值电路、充电电路、第二比较器U4A和第一三极管Q2，所述延时阀值电路的一端与第二比较器U4A的反相输入端相连，所述充电电路的一端与第二比较器U4A的同相输入端相连，所述延时阀值电路的另一端与充电电路的另一端相连，所述第一三级管Q2的一端与充电电路相连，第一三级管Q2的另一端与MBUS总线快速切断电路相连，所述MBUS总线快速切断电路的一端与第二比较器U4A的输出端相连，MBUS总线快速切断电路的另一端与充电电路相连。优选的，所述仪表差分放大电路包括第一运算放大器U1A、第二运算放大器U1B和第三运算放大器U3A，所述第一运算放大器U1A的的反相输入端与第二运算放大器U1B的反相输入端相连，所述第一运算放大器U1A的输出端与第三运算放大器U3A的同相输入端相连、第二运算放大器U1B的输出端与第三运算放大器U3A的反相输入端相连。优选的，所述过流阈值门限电路包括电容C2、电阻R11、电阻R13和电阻R18，所述电阻R14接电阻R18、去耦电容C2、经限流电阻R13与第一比较器U2A的反相输入端相连。优选的，所述充电电路包括第一电阻R26、第二电阻R32、第三电阻R31和电容C3，所述第一电阻R26的一端和第二电阻R32连接，所述第二电阻R32的另一端通过第三电阻R31与电容C3相连。优选的，所述延时阀值电路包括依次串联的第四电阻R23、第五电阻R24和第六电阻R25。优选的，所述MBUS总线快速切断电路包括第二三极管Q3、第三三极管Q4和MOS管Q1，所述第三三极管Q4的基极接MBUS总线输入端，第三三极Q4的发射极接地，所述第三三极管Q4的集电极与第二三极管Q3的基极相连，第二三极管Q3的发射极与MOS管Q1的源极相连，第二三极管Q3的集电极与MOS管Q1的栅极相连。优选的，还包括与过流保护电路串联的接口保护电路，所述接口保护电路包括二极管D1、双向瞬态抑制管TVS1、自恢复保险丝PPTC1和压敏电阻VDR1，所述二极管D1的阳极与所述MOS管Q1的漏极连接，所述二极管D1的阴极经所述双向瞬态抑制管TVS1接入MBUS-端，所述自恢复保险丝PPTC1接入在二极管D1的阴极和双向瞬态抑制管TVS1之间，所述压敏电阻VDR1的一端与双向瞬态抑制管TVS1的接地端连接，压敏电阻VDR1的另一端经自恢复保险丝PPTC1接入MBUS+端。优选的，所述第二比较器U4A与MOS管Q1之间连接有第四三极管Q5。由上述技术方案可知，本发明具有如下有益效果：该自恢复MBUS主机总线保护电路中的电流检测单元能够控制MOS管Q1截止，同时电容C3放电，切断MBUS总线的输出，电流经采样电阻通过仪表差分放大电路、过流阈值门限电路和第一比较器U2A，进行放大和比较输出高电平信号，导通第一三极管Q2和第三三极管Q4，使得MOS管Q1截止，电容C3放电，快速无触点切断MBUS总线，并实现延迟一段时间继续上电，直到过流结束，实现自恢复过流保护功能，防护自身安全功能；电流检测单元采用仪表差分放大电路，具有差分输入阻抗平衡，输出阻抗低、闭环增益使用内部反馈电阻网络与其信号输入端隔离等特点，极大提高了共模信号的抑制比，从而保证电流检测的稳定和抗干扰能力。附图说明图1为本发明主机保护系统结构示意图图2为本发明主机保护电路结构示意图；图3为本发明电流检测单元结构示意图；图4为本发明自恢复保护单元结构示意图；图5为本发明自恢复延时单元结构示意图。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。请参阅图1-5，本发明提供一种技术方案：一种自恢复MBUS主机总线保护电路，包括过流保护电路和接口保护电路，如图2所示，过流保护电路包括电流检测单元和自恢复保护单元，如图3所示，电流检测单元包括电流采样电阻R12、仪表差分放大电路、过流阈值门限电路和第一比较器U2A，仪表差分放大电路包括第一运算放大器U1A、第二运算放大器U1B和第三运算放大器U3A，U1A的3脚经电阻R1、电阻R4、电阻R6与MBUS电平信号接入端连接，R4的另一端接地，U1A的1脚分别连接电阻R2和电阻R5，U1A的2脚分别接R5的另一端和电阻R10，R10的另一端分别接电阻R16和U1B的6脚，U1B的5脚经电阻R22、电阻R17、电阻R15、电流采样电阻R12与MBUS电平信号接入端连接，R16的另一端接U1B的7脚和电阻R19，R19的另一端接U3A的2脚，电阻R20串联U3A的2脚和1脚，U3A的3脚接R2和R3，R3的另一端接地（GND）；U3A的1脚经电阻R9接电阻R7、去耦电容C1与U2A的3脚相连，电阻R7和去耦电容C1的另一端接地，U2A的4脚接电源+30V、8脚接地，U2A的1脚的输出经限流电阻R11接电阻R8输出MBUS_OVE输出端，电阻R8另一端接电源VCC3V3，过流阈值门限电路包括电容C2、电阻R11、电阻R13和电阻R18，电源+30V经电阻R14接电阻R18、去耦电容C2、经限流电阻R13接U2A的2脚，R18和电容C2的另一端接地，如图4所示，自恢复保护单元包括自恢复延时电路和MBUS总线快速切断电路，如图5所示，自恢复延时电路包括延时阀值电路、充电电路、第二比较器U4A和第一三极管Q2，延时阀值电路包括依次串联的第四电阻R23、第五电阻R24和第六电阻R25，第四电阻R23与电流采样电阻R12的输出端相连，第五电阻R24和第六电阻R25之间的接点接入第二比较器U4A的2脚，且第五电阻R25的另一端接地，充电电路包括第一电阻R26、第二电阻R32、第三电阻R31和电容C3，第一电阻R26的一端和第二电阻R32连接，R26的另一端与R23相连，第二电阻R32的另一端通过第三电阻R31与电容C3相连，电容C3的另一端与U4A的3脚相连，U4A的8脚接电源+30V，U4A的1脚依次串联电阻R30和第四三极管Q5的基极，R30的另一端接电源VCC3V3，Q5的集电极通过电阻R21接MOS管Q1的栅极，Q5的发射极接地，MBUS总线快速切断电路包括第二三极管Q3、第三三极管Q4和MOS管Q1，第一三极管Q2和第三三极管Q4的基极接MBUS_OVE输入端，第一三极管Q2的发射极和第三三极Q4的发射极接地，Q2的集电极接入R31与C3之间，第三三极管Q4的集电极通过电阻R28与第二三极管Q3的基极相连，电阻R27并接在Q3基极和发射极两端，第二三极管Q3的发射极与MOS管Q1的源极相连，第二三极管Q3的集电极与MOS管Q1的栅极相连，电阻R29并接在Q1的栅极与源极两端。如图2所示，接口保护电路包括二极管D1、双向瞬态抑制管TVS1和自恢复保险丝PPTC1，二极管D1的阳极与MOS管Q1的漏极连接，二极管D1的阴极与双向瞬态抑制管TVS1连接，自恢复保险丝PPTC1连接在二极管D1和双向瞬态抑制管TVS1之间，接口保护电路还包括压敏电阻VDR1，压敏电阻VDR1的一端与双向瞬态抑制管TVS1的接地端连接，压敏电阻VDR1的另一端接入在自恢复保险丝PPTC1与双向瞬态抑制管TVS1之间，接口保护电路防止总线接入电源时对终端造成的损坏，有效保证MBUS主机的安全。工作过程：当MBUS开始通信时，MBUS电平信号MBUS_Logic_level经电阻R23、电阻R24、电阻R25分压设置一个基准电压接U4A的反相输入端，电阻R26和电阻R32分压经电流采样电阻R12，对C3充电，逐渐增加U4A同相输入端电压，当U4A同相输入端电压大于反相输入端电压时，U4A输出高电平，Q5导通，栅极电压下降，此时Q1的栅源VGS压差大于VGS，开启电压，使Q1立即导通,通过二极管D1、自恢复保险丝PPTC1开始对外输出，根据电容充电公式Vt=V0+（Vu-V0）*[1-exp-tRC]可以计算上电缓冲时间，使得Q1导通，当有过流发生时，电流经采样电阻通过U1A、U1B、U3A形成的仪表差分放大电路，差分放大电路输出与基准电压比较经U2A输出高电平信号，高电平信号通过MBUS_OVE输入端使Q4、Q2导通，Q1的栅极电平被瞬间拉高，MOS管截至，同时C3放电，切断MBUS总线的输出；采样电阻无电流通过时，经仪表放大器放大后经比较器比较后输出低电平，使Q4、Q2截至，重复上电充电的过程，再次试探是否过流，实现自动恢复过流保护，实现自我保护功能。当MBUS+、MBUS-端有静电浪涌时，双向瞬态抑制器TVS1将快速泄放达到保护作用，当MBUS总线接入电压超出保护门限时，双向瞬态抑制器TVS1开始击穿，电流增加，自恢复保险丝PPTC1开始动作电流，二极管D1具有反相截至作用，防止电压进入后端，当总线输入电压停止时，MBUS总线自行恢复，从而达到接口保护作用。尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

权利要求：1.一种自恢复MBUS主机总线保护电路，其特征在于，包括过流保护电路，所述过流保护电路包括电流检测单元和自恢复保护单元，所述电流检测单元包括仪表差分放大电路、过流阈值门限电路和第一比较器U2A，所述仪表差分放大电路的输出端与第一比较器U2A的同相输入端相连，所述过流阈值门限电路与第一比较器U2A的反相输入端相连，所述自恢复保护单元包括自恢复延时电路和MBUS总线快速切断电路，所述自恢复延时电路包括延时阀值电路、充电电路、第二比较器U4A和第一三极管Q2，所述延时阀值电路的一端与第二比较器U4A的反相输入端相连，所述充电电路的一端与第二比较器U4A的同相输入端相连，所述延时阀值电路的另一端与充电电路的另一端相连，所述第一三级管Q2的一端与充电电路相连，第一三级管Q2的另一端与MBUS总线快速切断电路相连，所述MBUS总线快速切断电路的一端与第二比较器U4A的输出端相连，MBUS总线快速切断电路的另一端与充电电路相连。2.根据权利要求1所述的一种自恢复MBUS主机总线保护电路，其特征在于：所述仪表差分放大电路包括第一运算放大器U1A、第二运算放大器U1B和第三运算放大器U3A，所述第一运算放大器U1A的的反相输入端与第二运算放大器U1B的反相输入端相连，所述第一运算放大器U1A的输出端与第三运算放大器U3A的同相输入端相连、第二运算放大器U1B的输出端与第三运算放大器U3A的反相输入端相连。3.根据权利要求1所述的一种自恢复MBUS主机总线保护电路，其特征在于：所述过流阈值门限电路包括电容C2、电阻R11、电阻R13和电阻R18，所述电阻R14接电阻R18、去耦电容C2、经限流电阻R13与第一比较器U2A的反相输入端相连。4.根据权利要求1所述的一种自恢复MBUS主机总线保护电路，其特征在于：所述充电电路包括第一电阻R26、第二电阻R32、第三电阻R31和电容C3，所述第一电阻R26的一端和第二电阻R32连接，所述第二电阻R32的另一端通过第三电阻R31与电容C3相连。5.根据权利要求1所述的一种自恢复MBUS主机总线保护电路，其特征在于：所述延时阀值电路包括依次串联的第四电阻R23、第五电阻R24和第六电阻R25。6.根据权利要求1所述的一种自恢复MBUS主机总线保护电路，其特征在于：所述MBUS总线快速切断电路包括第二三极管Q3、第三三极管Q4和MOS管Q1，所述第三三极管Q4的基极接MBUS总线输入端，第三三极Q4的发射极接地，所述第三三极管Q4的集电极与第二三极管Q3的基极相连，第二三极管Q3的发射极与MOS管Q1的源极相连，第二三极管Q3的集电极与MOS管Q1的栅极相连。7.根据权利要求1所述的一种自恢复MBUS主机总线保护电路，其特征在于：还包括与过流保护电路串联的接口保护电路，所述接口保护电路包括二极管D1、双向瞬态抑制管TVS1、自恢复保险丝PPTC1和压敏电阻VDR1，所述二极管D1的阳极与所述MOS管Q1的漏极连接，所述二极管D1的阴极经所述双向瞬态抑制管TVS1接入MBUS-端，所述自恢复保险丝PPTC1接入在二极管D1的阴极和双向瞬态抑制管TVS1之间，所述压敏电阻VDR1的一端与双向瞬态抑制管TVS1的接地端连接，压敏电阻VDR1的另一端经自恢复保险丝PPTC1接入MBUS+端。8.根据权利要求6所述的一种自恢复MBUS主机总线保护电路，其特征在于：所述第二比较器U4A与MOS管Q1之间连接有第四三极管Q5。

百度查询： 瑞纳智能设备股份有限公司 一种自恢复MBUS主机总线保护电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD