申请/专利权人：天津大学

申请日：2022-08-25

公开（公告）日：2024-03-12

公开（公告）号：CN117692591A

主分类号：H04N5/907

分类号：H04N5/907;H04N5/04;H04N5/937

优先权：

专利状态码：在审-公开

法律状态：2024.03.12#公开

摘要：本发明公开了基于FPGA和DDR3的异步图像FIFO，涉及图像传输技术领域，用于解决不同设备间高速数据传输及CycloneVDDR3控制器传输噪声的问题，包括以下步骤：输入设备接收数据，通过外部信源接收模块将数据传入写FIFO缓存模块，数据经重组后传入DDR3控制器，由缓存数据处理模块对控制器进行控制，用于对齐不同频率输入输出数据，实现插帧、丢帧，同时优化外部存储器数据读写，减少数据毛刺，最后根据外部输出设备传输格式，将DDR3中的数据传入读FIFO缓存模块进行重组，经由数据输出模块与外部输出设备实现通信。利用FPGA高速并行处理和编程灵活的特点，以及DDR3高速大容量缓存的特性，以实现跨频率域输入输出设备之间异步帧率兼容传输的目的。

主权项：1.一种基于FPGA和DDR3的高速宽范围数据存储系统，其特征在于，包括外部信源接收模块，写FIFO缓存模块，DDR3控制器，缓存数据处理模块，读FIFO缓存模块，数据输出模块；所述外部信源接收模块用于协调以I2C协议传输的，各种不同类型图像采集设备的数据输入，同时将数据传入写FIFO缓存模块；所述的DDR3控制器用于控制DDR3存储器实现数据高速读写操作，实现数据的外部存储；所述的缓存数据处理模块用于对齐不同频率输入输出数据，实现插帧、丢帧；所述的读FIFO缓存模块用于读入数据缓存模块的输出数据，并将外部存储器输入数据根据以I2C协议通信的输出设备需求格式，进行缓存和重组，供数据输出模块调用；所述的数据输出模块用于协调以I2C协议传输的，各种不同类型图像输出设备的数据输入，最终输出图像信息。

全文数据：

权利要求：

百度查询： 天津大学 基于FPGA和DDR3的异步图像FIFO

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD