申请/专利权人：上海安路信息科技股份有限公司

申请日：2023-12-29

公开（公告）日：2024-04-02

公开（公告）号：CN117809710A

主分类号：G11C11/4076

分类号：G11C11/4076;G11C11/409;G11C11/4078;G11C11/4072;G11C7/22

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.19#实质审查的生效;2024.04.02#公开

摘要：本发明提供一种基于指令集控制的DDR训练系统、训练方法及介质，该训练系统使用多笔连续写命令扩展WDQS信号，操作灵活简单，包括：DDR训练控制模块和IO模块，DDR训练控制模块包括命令生成子模块、片选处理子模块、第一整UI延迟子模块、第二整UI延迟子模块、延迟控制逻辑子模块；命令生成子模块用于向DDR颗粒发送写命令和读命令；片选处理子模块在写延迟训练过程中，从多个片选信号中选择一个片选信号，供DDR颗粒识别写命令；数据检测子模块用于对读回的数据进行检测及判断；延迟控制逻辑子模块用于在训练过程中，根据读回数据的检测结果，调整WDQS和WDQ传输过程中经过的标准延迟单元的数量，直至读回数据与发送的数据一致结束训练。

主权项：1.一种基于指令集控制的DDR训练系统，其特征在于，包括DDR训练控制模块和IO模块，所述IO模块连接至外部的DDR颗粒，所述DDR训练控制模块包括命令生成子模块、片选处理子模块、第一整UI延迟子模块、第二整UI延迟子模块、延迟控制逻辑子模块；所述IO模块中设有第一延迟子模块、第二延迟子模块和数据检测子模块；所述命令生成子模块，用于生成DDR颗粒的写命令和读命令，以及向DDR颗粒发送所述写命令和读命令，以及根据所述写命令生成对应的WDQS信号和WDQ信号；片选处理子模块，用于在写延迟训练过程中，从多个片选信号中选择一个片选信号，供DDR颗粒识别写命令，对其余片选信号进行掩蔽；第一整UI延迟模块，用于通过数字逻辑对所述WDQS信号完成至少一个整UI的粗粒度延迟处理；第二整UI延迟模块，用于通过数字逻辑对所述WDQ信号完成至少一个整UI的粗粒度延迟处理；所述第一延迟子模块，用于对所述粗延迟处理后的WDQS信号进行细粒度延迟处理；所述第二延迟子模块，用于对所述粗延迟处理后的WDQ信号进行细粒度延迟处理；数据检测子模块，用于对读回的数据进行检测及判断；延迟控制逻辑子模块，用于在训练过程中，根据读回数据的检测结果，调整WDQS和WDQ传输过程中经过的标准延迟单元的数量，使WDQ相对于WDQS位置不断变化。

全文数据：

权利要求：

百度查询： 上海安路信息科技股份有限公司 基于指令集控制的DDR训练系统、训练方法及介质

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD