申请/专利权人：合肥芯荣微电子有限公司

申请日：2021-07-12

公开（公告）日：2024-03-12

公开（公告）号：CN113515910B

主分类号：G06F30/327

分类号：G06F30/327;G06F30/3312;G06F15/78

优先权：

专利状态码：有效-授权

法律状态：2024.03.12#授权;2022.06.24#著录事项变更;2021.11.05#实质审查的生效;2021.10.19#公开

摘要：本发明公开了一种基于AXI总线的数据预处理方法，通过获取请求模块需要预处理的运算逻辑指令；在读地址通道上设置用于传递运算逻辑指令的信号AR_INST的传输通道，在读数据通道上设置信号R_INST的传输通道；所述信号AR_INST随读请求通过读地址通道到达目的模块后被转发给信号R_INST；通过在AXI总线的读数据通道上设置若干个预处理模块；信号R_INST随读数据通过读数据通道传递到预处理模块，预处理模块依次对读数据进行运算处理，将处理后的读数据返回到请求模块，本发明通过预处理模块对读数据的预处理，减少了请求模块的计算负担，提高了请求模块的处理性能。

主权项：1.一种基于AXI总线的数据预处理方法，应用于包括请求模块、AXI总线、目的模块的传输系统，其特征在于，包括：获取请求模块需要预处理的运算逻辑指令；在读地址通道上设置信号AR_INST的传输通道，在读数据通道上设置信号R_INST的传输通道；所述信号AR_INST用于传递所述运算逻辑指令；所述信号AR_INST随读请求通过读地址通道到达目的模块后被转发给信号R_INST；在AXI总线的读数据通道上设置若干个预处理模块；所述信号R_INST随读数据通过读数据通道传递到预处理模块，预处理模块依次基于信号R_INST对读数据进行运算处理，将处理后的读数据返回到请求模块；所述预处理模块包括译码逻辑、运算逻辑、重组逻辑；所述预处理模块基于信号R_INST对读数据进行运算处理，具体包括：通过译码逻辑对信号R_INST译码，识别出运算指令和流水级数；通过运算逻辑根据运算指令和流水级数对上游读数据进行运算处理；通过重组逻辑将运算处理结果传递到下游读数据。

全文数据：

权利要求：

百度查询： 合肥芯荣微电子有限公司 一种基于AXI总线的数据预处理方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD