申请/专利权人：太初(无锡)电子科技有限公司

申请日：2023-11-03

公开（公告）日：2024-03-26

公开（公告）号：CN117171070B

主分类号：G06F13/16

分类号：G06F13/16;G06F3/06

优先权：

专利状态码：有效-授权

法律状态：2024.03.26#授权;2023.12.22#实质审查的生效;2023.12.05#公开

摘要：本发明公开了一种基于AXI接口的交叉存取系统。包括：AXI端口模块，用于将数据读写命令拆分为多个读写子命令，并确定与每个读写子命令对应的映射地址，将携带映射地址的各读写子命令发送至仲裁模块；仲裁模块，用于在每个时间节拍下，确定出与每个当前读写子命令分别对应的存储块集合；如果第一存储块集合仅对应唯一当前读写子命令，则将唯一当前读写子命令作为目标子命令下发至RAM模块；如果第二存储块集合对应多个当前读写子命令，则从多个当前读写子命令仲裁出目标子命令下发至RAM模块；RAM模块，用于通过与各目标子命令分别对应的存储块集合，执行各目标子命令。采用上述技术方案，能够提高存储器的访问效率。

主权项：1.一种基于AXI接口的交叉存取系统，其特征在于，包括多个AXI端口模块、仲裁模块以及RAM模块；RAM模块中包括多个RAMslice模块，每个RAMslice模块中包括按照同一编号规则进行编号的相同数量的存储块，不同RAMslice模块中相同编号的存储块组成同一存储块集合；AXI端口模块，用于将数据读写命令拆分为多个读写子命令，并确定与每个读写子命令对应的映射地址，以及，将携带映射地址的各读写子命令发送至仲裁模块；仲裁模块，用于在每个时间节拍下，确定出与每个当前读写子命令分别对应的存储块集合；如果第一存储块集合仅对应唯一当前读写子命令，则将唯一当前读写子命令作为目标子命令下发至RAM模块；如果第二存储块集合对应多个当前读写子命令，则从多个当前读写子命令仲裁出目标子命令下发至RAM模块；RAM模块，用于通过与各目标子命令分别对应的存储块集合，执行各目标子命令；其中，AXI端口模块中包括写地址AW通道FIFO存储器、AW通道协议转化单元以及AW通道哈希转换单元；AW通道FIFO存储器用于存储AW通道发送的写命令，并将写命令发送至AW通道协议转化单元中；AW通道协议转化单元用于将AW通道FIFO存储器发送的AXI协议的写命令拆分为多个RAM接口协议的写子命令，并在确定满足第一指令发送条件时，将写子命令发送至AW通道哈希转换单元中；AW通道哈希转换单元用于根据哈希算法对各写子命令的地址进行离散化处理，获取各写子命令的映射地址，并将携带映射地址的各写子命令发送至仲裁模块进行缓存；其中，AXI端口模块中还包括读地址AR通道FIFO存储器、AR通道协议转化单元以及AR通道哈希转换单元；AR通道FIFO存储器用于存储AR通道发送的读命令，并将读命令发送至AR通道协议转化单元中；AR通道协议转化单元用于将AR通道FIFO存储器发送的AXI协议的读命令拆分为多个RAM接口协议的读子命令，并在确定满足第二指令发送条件时，将读子命令发送至AR通道哈希转换单元中；AR通道哈希转换单元用于根据哈希算法对各读子命令的地址进行离散化处理，获取各读子命令的映射地址，并将携带映射地址的各读子命令发送至仲裁模块进行缓存。

全文数据：

权利要求：

百度查询： 太初(无锡)电子科技有限公司 一种基于AXI接口的交叉存取系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD