申请/专利权人：西安理工大学

申请日：2024-01-22

公开（公告）日：2024-03-15

公开（公告）号：CN117712177A

主分类号：H01L29/78

分类号：H01L29/78;H01L29/06;H01L21/336

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.02#实质审查的生效;2024.03.15#公开

摘要：本发明公开了具有半包裹P型屏蔽层结构的碳化硅MOSFET器件，属于功率半导体器件技术领域，该碳化硅槽栅MOSFET器件从下至上包括漏电极、N型掺杂衬底层、N型漂移区、半包裹P型屏蔽层、N型电流扩展层、P型基区、N型源区、P型源区、槽栅、源电极。本发明通过将栅极下方的P型屏蔽层延申至槽栅侧壁，从而在器件承担耐压时，将栅氧化层与高电场隔开，转移了高电场集中区域，降低了氧峰值电场，提高了栅氧化层可靠性，结合电流扩展层可以在不引起输出特性显著恶化的情况下提高器件击穿电压。半包裹P型屏蔽层减小了栅漏交叠面积，降低了栅漏电容，优化了器件开关特性。

主权项：1.具有半包裹P型屏蔽层结构的碳化硅MOSFET器件，其特征在于，包括从下至上依次设置的N型掺杂衬底层2、N型漂移区3、N型电流扩展层5及P型基区6，P型基区6的上方中心处设有N型源区8，N型掺杂衬底层2的底部设有漏电极1；还包括栅极结构，所述栅极结构从上至下依次从N型源区8的中心、P型基区6的中心及N型电流扩展层5的中心穿入N型漂移区3内；所述栅极结构的底部深入到N型漂移区3内且与半包裹P型屏蔽层4相接触，半包裹P型屏蔽层4位于N型漂移区3内；N型源区8的两端端部分别设有P型源区7，所述槽栅结构的顶部与N型源区8的上表面和P型源区7的上表面齐平；P型源区7和N型源区8上方设置有源电极11；所述槽栅结构上方设置有栅电极12。

全文数据：

权利要求：

百度查询： 西安理工大学 具有半包裹P型屏蔽层结构的碳化硅MOSFET器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD