申请/专利权人:北京时代民芯科技有限公司;北京微电子技术研究所
申请日:2023-12-14
公开(公告)日:2024-03-15
公开(公告)号:CN117709281A
主分类号:G06F30/392
分类号:G06F30/392;H03K19/003;H03K19/0185
优先权:
专利状态码:在审-实质审查的生效
法律状态:2024.04.02#实质审查的生效;2024.03.15#公开
摘要:本发明公开了一种低抖动低偏斜时钟驱动电路及版图布局,该时钟驱动电路包括:输入放大模块,用于对接收到的两组输入时钟信号分别进行恢复放大处理,输出第一组放大时钟信号和第二组放大时钟信号;通道选择模块,用于根据接收到的通道控制信号INSEL,选择接收第一组放大时钟信号或第二组放大时钟信号,并根据所选择接收的一组放大时钟信号,输出一组差分电平信号;输出驱动模块,用于将一组差分电平信号转换成2N路LVPECL电平输出,以提高时钟驱动带载能力;带隙基准模块,用于为输入放大模块、通道选择模块和输出驱动模块提供偏置信号。本发明通过模块设计和合理布局,优化相位噪声,实现低抖动、低偏斜和较好通道一致性的时钟驱动器。
主权项:1.一种低抖动低偏斜时钟驱动电路,其特征在于,包括:输入放大模块,用于对接收到的第一组输入时钟信号和第二组输入时钟信号分别进行恢复放大处理,输出第一组放大时钟信号和第二组放大时钟信号;通道选择模块,用于根据接收到的通道控制信号INSEL,选择接收第一组放大时钟信号或第二组放大时钟信号,并根据所选择接收的一组放大时钟信号,输出一组差分电平信号;输出驱动模块,用于将一组差分电平信号转换成2N路LVPECL电平输出,以提高时钟驱动带载能力;其中,1≤N≤8,且N为整数;带隙基准模块,用于为输入放大模块、通道选择模块和输出驱动模块提供偏置信号。
全文数据:
权利要求:
百度查询: 北京时代民芯科技有限公司;北京微电子技术研究所 一种低抖动低偏斜时钟驱动电路及版图布局
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。