申请/专利权人:福州大学
申请日:2023-12-22
公开(公告)日:2024-03-19
公开(公告)号:CN117725877A
主分类号:G06F30/392
分类号:G06F30/392;G06F30/398;G06F30/3953
优先权:
专利状态码:在审-实质审查的生效
法律状态:2024.04.05#实质审查的生效;2024.03.19#公开
摘要:本发明涉及一种结合布局优化的FPGA布线方法。首先,设计了一种考虑线网组的查找表构造方法,在查找表构造过程中,充分考虑线网组中的线网和FPGA连接对的信息,计算线网组的布线代价,减少重布局阶段的运行时间。其次,提出了一种基于查找表的重布局优化方法,针对布线长度较大的线网组中的FPGA的位置进行交换,可以有效地减少FPGA间的线长和布线代价。最后,设计了一种时延驱动的布线方法,解决FPGA间的布线问题,对于布线代价较大的FPGA间的边进行拆线重绕处理,减少线网组的布线代价,避免拥塞情况的出现,进一步优化系统时延。实验结果显示,相比其他同类FPGA布线方法,本发明所提出的结合布局优化的FPGA布线方法能有效地优化FPGA间的布线问题。
主权项:1.一种结合布局优化的FPGA布线方法,其特征在于,包括如下步骤:1预处理阶段:提出考虑线网组的查找表构造方法,通过该方法计算每条边的使用次数,优先找到使用边次数最多的线网组;2重布局阶段:提出基于查找表的FPGA布局优化方法,减少系统时延;3布线阶段:设计拆线重绕策略对布线代价较大的线网进行拆线重绕,优化初始布线得到的布线结果;4TDM比率分配和优化阶段:使用基于拉格朗日松弛的TDM比率分配方法和多层次的TDM比率优化方法得到满足约束条件的TDM比率分配方案。
全文数据:
权利要求:
百度查询: 福州大学 结合布局优化的FPGA布线方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。