申请/专利权人:西安电子科技大学
申请日:2021-07-26
公开(公告)日:2024-03-19
公开(公告)号:CN113726338B
主分类号:H03M1/06
分类号:H03M1/06;H03M1/12
优先权:
专利状态码:有效-授权
法律状态:2024.03.19#授权;2021.12.17#实质审查的生效;2021.11.30#公开
摘要:本发明公开了一种模数转换器及模数转换方法,模数转换器包括:第一模块、第一比较器、辅助ADC模块、DWA模块、第一预设逻辑电路、第一信号输入端、第二信号输入端、第一参考电压信号端、第二参考电压信号端和第三参考电压信号端;由于该模数转换器进行模数转换时可对Ca~Cg和C5~C11的下极板进行采样,从而避免上极板采样时可变寄生电容对上极板的影响;并且,通过结合第一模块中电容下极板采样结果和高位数据加权平均算法,达到高三位的噪声整形的同时,将C5~C11的失配误差进行一阶整形,进而使整个主DAC阵列的失配误差都被一阶整形,简化了电路复杂量。
主权项:1.一种模数转换器,其特征在于,包括:第一模块、第一比较器、辅助ADC模块、DWA模块、第一预设逻辑电路、第一信号输入端、第二信号输入端、第一参考电压信号端、第二参考电压信号端和第三参考电压信号端;其中,所述辅助ADC模块包括第一类电容、第一子电容、第二比较器、第二预设逻辑电路和第一节点,所述第一类电容包括:C1~C4,C1~C4的第一极与所述第一节点连接、第二极与所述第二信号输入端、所述第一参考电压信号端、所述第二参考电压信号端或所述第三参考电压信号端中的一者连接;所述第二比较器包括第一输入端和输出端,所述第一子电容的第一极与所述第一节点连接、第二极与所述第二比较器的第一输入端连接,所述第二比较器的输出端与所述第二预设逻辑电路的输入端连接,所述第二预设逻辑电路的输出端与所述DWA模块的输入端连接,所述DWA模块的输出端与所述第一预设逻辑电路连接;所述第一模块包括第二类电容、第三类电容以及第二节点,所述第二类电容包括:Ca~Cg,所述第三类电容包括:C5~C11,Ca~Cg以及C5~C11的第一极与所述第二节点连接、第二极与所述第二信号输入端、所述第一参考电压信号端、所述第二参考电压信号端或所述第三参考电压信号端中的一者连接;所述第一比较器包括第一输入端和输出端,所述第一比较器的第一输入端与所述第二节点连接、输出端与所述第一预设逻辑电路连接;还包括第一采样开关和第二采样开关;所述辅助ADC模块中,C1~C4的第一极通过所述第一采样开关与所述第一参考电压信号端连接;所述第一模块中,Ca~Cg以及C5~C11通过所述第二采样开关与所述第一参考电压信号端连接;还包括运算放大器、第二子电容、第三子电容、第四子电容和第三采样开关;其中,所述运算放大器包括第一输入端和第一输出端,所述运算放大器的第一输入端连接至所述第二节点、第一输出端与所述第四子电容的第一极连接,所述第四子电容的第二极接地;所述第二子电容的第一极与所述运算放大器的第一输入端连接、第二极与所述运算放大器的输出端连接;所述第三子电容的第一极通过所述第三采样开关连接至所述第二节点、第二极接地。
全文数据:
权利要求:
百度查询: 西安电子科技大学 模数转换器及模数转换方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。