申请/专利权人：江苏国传电气有限公司

申请日：2018-12-05

公开（公告）日：2024-03-19

公开（公告）号：CN109743054B

主分类号：H03K19/003

分类号：H03K19/003;H03K19/0175;H03K19/0185

优先权：

专利状态码：有效-授权

法律状态：2024.03.19#授权;2024.02.13#著录事项变更;2019.06.04#实质审查的生效;2019.05.10#公开

摘要：本发明提供一种SiCMOSFET二类短路电流抑制电路及方法，包括：逻辑电路，推挽放大器，栅压切换电路以及栅压检测电路。当发生二类短路时，栅极电压将会发生突变，形成较高的电压尖峰，本发明通过对栅极电压进行检测，当栅极电压上升到一定阈值时，将栅极驱动电压切换为较低值，根据栅极电压与短路电流呈正关系特性，其短路电流将会减小，从而减小短路对SiCMOSFET的冲击，提高器件的短路耐受能力。

主权项：1.一种SiCMOSFET二类短路电流抑制电路，其特征在于，包括：逻辑电路，推挽放大器，栅压切换电路以及栅压检测电路，其中：所述逻辑电路，用于实现开关信号与反馈信号的逻辑组合，控制栅极驱动电压电路的通断；所述推挽放大器，用于向待测器件栅极提供正常开通和关断的驱动电压；所述栅压切换电路，用于在发生二类短路过程中将栅极驱动电压切换至较小值，从而抑制短路电流；所述栅压检测电路，用于检测二类短路故障时的栅极电压尖峰，产生切换栅极驱动电压的逻辑信号。

全文数据：一种SiCMOSFET二类短路电流抑制电路及方法技术领域本发明涉及一种SiCMOSFET二类短路电流抑制电路及方法，属于电力电子技术领域。背景技术SiCMOSFET作为第三代功率半导体器件，其具有开关速度快，开关损耗小等优点，被视为将来能够代替SiIGBT最为理想的开关器件。但其在短路过程中，尤其是在导通状态下发生的二类短路，由于正常导通时栅极电压本身就比较高，短路电流快速上升阶段会通过米勒电容向栅极充电，导致栅极出现更高的栅极电压尖峰，其短路电流会高于额定电流的数倍，并出现电流尖峰，远高于同等级的SiIGBT，短路耐受时间将会大大缩短，因而对其配套驱动板中短路保护电路的要求更为严格。目前的短路保护方法都是从检测速度快的角度出发，使短路时间缩短至SiCMOSFET所能承受的短路耐受时间之内甚至更短，但受限于检测电路的延时、故障信号反馈延时以及关断信号延时等影响，通常在实施保护关断时，短路电流已上升至极高的值，导致短路损耗非常大，产生的结温波动将会对SiCMOSFET造成一定的冲击。此外短路保护需要采用软关断的方法，防止出现过高的电压尖峰，由于过大的短路电流，使得软关断过程较为缓慢，关断损耗也会非常高。这就需要一种能够抑制二类短路电流的方法，常用的方法是限制栅极电压尖峰，即在驱动中设置栅极钳位电路，将栅极电压尽可能地钳位在SiCMOSFET开通的栅极电压，但仅仅减小了短路电流尖峰，无法进一步减小整个短路过程中的短路电流，软关断过程依然缓慢。因此，迫切的需要一种新的方案解决该技术问题。发明内容本发明旨在克服现有技术上的不足，提出一种SiCMOSFET二类短路电流抑制电路及方法。该电路能够进一步降低二类短路电流，降低短路电流对SiCMOSFET的冲击，提高SiCMOSFET的短路耐受时间。为了实现上述目的，本发明的技术方案如下：一种SiCMOSFET二类短路电流抑制电路及方法，包括：逻辑电路，推挽放大器，栅压切换电路以及栅压检测电路，其中：所述的逻辑电路，用于实现开关信号与反馈信号的逻辑组合，控制栅极驱动电压电路的通断；所述的推挽放大器，用于向待测器件栅极提供正常开通和关断的驱动电压；所述的栅压切换电路，用于在发生二类短路过程中将栅极驱动电压切换至更小值，从而抑制短路电流；所述的栅压控制电路，用于检测二类短路故障时的栅极电压尖峰，产生切换栅极驱动电压的逻辑信号。作为本发明的一种改进，所述逻辑电路采用与、非门搭建模拟电路实现逻辑控制，包括第一与非门GNAND1、第二与非门GNAND2，第一非门GINV1和第二非门GINV2；其中，驱动开关信号PWM与GINV1的输入端、GNAND1的第一输入端、GNAND2的第一输入端相连，GNAND1的输出端与GNAND2的第二输入端相连。作为本发明的一种改进，所述推挽放大器包括栅极电阻RGON1、栅极电阻RGOFF、P型MOSFETM1、N型MOSFETM2；其中，M1的漏极与RGON1的一端相连，M1的源极与正电源VCC1相连，M1的栅极与GNAND2的输出端相连，M2的漏极与RGOFF的一端相连，M2的源极与负电源VEE相连，M2的栅极与GINV1的输出端相连。作为本发明的一种改进，所述栅压切换电路包括二极管D1、栅极电阻RGON2、N型MOSFETM3；其中，D1的阴极与RGON2的一端相连，RGON2的另一端与M3的漏极相连，M3的源极与正电源VCC2相连，M3的栅极与GNAND1的第二输入端、GINV2的输出端相连。作为本发明的一种改进，所述栅压切换电路中的正电源VCC2低于推挽放大器中的正电源VCC1，同时正电源VCC2要高于待测SiCMOSFET栅极阈值电压Vth。作为本发明的一种改进，所述的栅压检测电路采用滞环比较器，该比较器可以使驱动板在待测器件发生短路过程中保持短路电流抑制的工作状态，直至驱动关断待测器件。作为本发明的一种改进，所述栅压检测电路包括：电阻R1、电阻R2、电阻R3、电阻R4以及运放U1，其中，R1的一端与D1的阳极、RGON1的另一端、RGON2的另一端、待测SiCMOSFET的栅极相连，R1的另一端与R2的一端、U1的负输入端相连，R2的另一端接地，R3的一端与R4的一端、U1的正输入端相连，R3的另一端与参考电压VREF相连，R4的另一端与U1的输出端、GINV2的输入端相连。作为本发明的一种改进，所述栅压检测电路中，运放U1的正供电电压为V+，负供电电压为V-，参考电压VREF为正值，且：一种SiCMOSFET二类短路电流抑制电路及方法短路的电流抑制方法如下：栅压检测电路实时检测栅极电压，在发生二类短路时，栅极将会出现电压尖峰，当栅极电压超过一定阈值时，栅压检测电路输出控制信号，通过逻辑电路将推挽放大器正驱动电压断开，并开通栅压切换电路，降低栅极驱动电压，根据器件的输出特性，短路电流随栅极电压的减小而降低，从而达到短路电流抑制效果；当驱动再次接收关断信号时，逻辑电路将推挽放大器负驱动电压开通，将待测器件关断。与现有技术相比，本发明具有以下优点：本发明能够在发生二类短路时，将栅极电压拉低至小于正常导通时的栅极电压，从而降低短路电流，提高SiCMOSFET的短路耐受时间，有助于降低短路保护电路设计要求。短路电流的下降使得短路损耗大大减小，有助于减小软关断时的关断时间、过压尖峰和关断损耗，缓解了因损耗产生的结温波动对SiCMOSFET的冲击。附图说明以下将结合附图对本发明作进一步说明：图1为本发明的结构框图；图2为本发明的电路原理图；图3为SiCMOSFET输出特性曲线示意图；图4为传统的二类短路仿真波形图；图5为本发明的二类短路仿真波形图。具体实施方式：为了能够更清楚地理解本发明内容，下面结合附图及具体实施方式对本发明进行说明。本发明各单元电路连接关系参照图1所示。一种SiCMOSFET二类短路电流抑制电路及方法，包括：逻辑电路，推挽放大器，栅压切换电路以及栅压检测电路，其中：逻辑电路第一输入端与驱动开关信号相连，逻辑电路第二输入端与栅压检测电路第一输出端相连，所述逻辑电路第一输出端、第二输出端分别与推挽放大器第一输入端、第二输入端相连，所述逻辑电路第三输出端与所述栅压切换电路第一输入端相连，待测SiCMOSFETT1栅极与所述推挽放大器第一输出端、所述栅压切换电路第一输出端、栅压检测电路第一输入端相连。本实施例提供的各单元具体器件原理图如图2所示。所述逻辑电路用于实现开关信号与反馈信号的逻辑组合，控制栅极驱动电压电路的通断，采用与、非门搭建模拟电路实现逻辑控制，包括第一与非门GNAND1、第二与非门GNAND2，第一非门GINV1和第二非门GINV2；其中，驱动开关信号PWM与GINV1的输入端、GNAND1的第一输入端、GNAND2的第一输入端相连，GNAND1的输出端与GNAND2的第二输入端相连。所述推挽放大器用于向待测器件栅极提供正常开通和关断的驱动电压，包括栅极电阻RGON1、栅极电阻RGOFF、P型MOSFETM1、N型MOSFETM2；其中，M1的漏极与RGON1的一端相连，M1的源极与正电源VCC1相连，M1的栅极与GNAND2的输出端相连，M2的漏极与RGOFF的一端相连，M2的源极与负电源VEE相连，M2的栅极与GINV1的输出端相连。根据SiCMOSFET的开关特性，为减小正常导通时的导通压降，设置正电源VCC1＝20V，为防止关断时串扰影响，设置负电源VEE＝-5V，所述栅压切换电路用于在发生二类短路过程中将栅极驱动电压切换至更小值，从而抑制短路电流，包括二极管D1、栅极电阻RGON2、N型MOSFETM3；其中，D1的阴极与RGON2的一端相连，RGON2的另一端与M3的漏极相连，M3的源极与正电源VCC2相连，M3的栅极与GNAND1的第二输入端、GINV2的输出端相连。所述栅压切换电路中的正电源VCC2低于推挽放大器中的正电源VCC1，同时正电源VCC2要高于待测SiCMOSFET栅极阈值电压Vth，设置正电源VCC2＝15V。所述栅压检测电路用于检测二类短路故障时的栅极电压尖峰，产生切换栅极驱动电压的逻辑信号，采用滞环比较器，包括：电阻R1、电阻R2、电阻R3、电阻R4以及运放U1，其中，R1的一端与D1的阳极、RGON1的另一端、RGON2的另一端、待测SiCMOSFET的栅极相连，R1的另一端与R2的一端、U1的负输入端相连，R2的另一端接地，R3的一端与R4的一端、U1的正输入端相连，R3的另一端与参考电压VREF相连，R4的另一端与U1的输出端、GINV2的输入端相连。所述栅压检测电路中，运放U1的正供电电压为V+，负供电电压为V-，参考电压VREF为正值，且：为了减少驱动板中的电源，设置正供电电压V+＝VCC2，负供电电压V-接地，则参考电压VREF的取值范围为：参照图3所示的SiCMOSFET输出特性示意图说明栅极电压与短路电流的关系。横坐标为SiCMOSFET的漏源极电压VDS，纵坐标为SiCMOSFET的漏极电流ID。可以看出，SiCMOSFET正常导通时工作在线性区，当发生二类短路时，SiCMOSFET工作在饱和区，随着VG的增加，ID也在增加。因而可以通过减小栅极电压的方法降低二类短路电流。本发明的短路电流抑制过程为：在SiCMOSFETT1正常关断过程中，栅极电压为负驱动电压VEE，运放U1的负输入端电压为小于正输入端电压，因而运放U1的输出端电压为VCC1，通过逻辑电路中的GINV2使M3为关断状态；在SiCMOSFETT1正常导通过程中，栅极电压为正驱动电压VCC1，运放U1的负输入端电压为运放U1正输入端电压为由式子2可知，运放U1正输入端电压大于负输入端电压，因而运放U1的输出端保持为VCC1，M3仍为关断状态；上述电路工作过程说明在正常开关状态中，M3始终保持为关断状态，栅压切换电路不工作。当发生二类短路时，栅极电压由VCC1瞬间上升，当栅极电压超过一定阈值使得运放U1负输入端电压大于时，运放U1的输出电压反转为0V，通过逻辑电路中的GINV2使M3开通，同时通过逻辑电路中的GNAND1和GNAND2将M1关断，栅极电压迅速下降至VCC2，从而抑制了短路电流，此时运放U1正输入电压变为当驱动再次接收到关断信号PWM时，M2的开通使得栅极电压迅速下降至VEE，使得运放U1的负输入电压小于运放U1输出电压反转为VCC1，M3重新关断；上述电路工作过程说明，在二类短路的整过过程中栅压切换电路始终为导通状态，直至将T1关断。采用LTspice软件对二类短路进行仿真，图4为未进行短路电流抑制的波形，在第11μs时，发生二类短路，漏极短路电流ID最大值为1.2kA，在关断瞬态VDS的过压为290V；图5为采用本发明二类短路电流抑制电路的波形，当发生二类短路时，栅极电压切换为15V，漏极短路电流ID最大值被抑制为460A，在关断瞬态VDS的过压为190V；从图4和图5可以看出，采用本发明的二类短路电流抑制电路，能够有效地抑制短路电流，并降低关断过压。需要说明的是上述实施例仅仅是本发明的较佳实施例，并没有用来限定本发明的保护范围，在上述技术方案的基础上做出的等同替换或者替代均属于本发明的保护范围。

权利要求：1.一种SiCMOSFET二类短路电流抑制电路及方法，其特征在于，包括：逻辑电路，推挽放大器，栅压切换电路以及栅压检测电路，其中：所述逻辑电路，用于实现开关信号与反馈信号的逻辑组合，控制栅极驱动电压电路的通断；所述推挽放大器，用于向待测器件栅极提供正常开通和关断的驱动电压；所述栅压切换电路，用于在发生二类短路过程中将栅极驱动电压切换至较小值，从而抑制短路电流；所述栅压检测电路，用于检测二类短路故障时的栅极电压尖峰，产生切换栅极驱动电压的逻辑信号。2.根据权利要求1所述的一种SiCMOSFET二类短路电流抑制电路及方法，其特征在于，所述逻辑电路采用与、非门搭建模拟电路实现逻辑控制，包括第一与非门GNAND1、第二与非门GNAND2，第一非门GINV1和第二非门GINV2；其中，驱动开关信号PWM与GINV1的输入端、GNAND1的第一输入端、GNAND2的第一输入端相连，GNAND1的输出端与GNAND2的第二输入端相连。3.根据权利要求1所述的一种SiCMOSFET二类短路电流抑制电路及方法，其特征在于，所述推挽放大器包括栅极电阻RGON1、栅极电阻RGOFF、P型MOSFETM1、N型MOSFETM2；其中，M1的漏极与RGON1的一端相连，M1的源极与正电源VCC1相连，M1的栅极与GNAND2的输出端相连，M2的漏极与RGOFF的一端相连，M2的源极与负电源VEE相连，M2的栅极与GINV1的输出端相连。4.根据权利要求1所述的一种SiCMOSFET二类短路电流抑制电路及方法，其特征在于，所述栅压切换电路包括二极管D1、栅极电阻RGON2、N型MOSFETM3；其中，D1的阴极与RGON2的一端相连，RGON2的另一端与M3的漏极相连，M3的源极与正电源VCC2相连，M3的栅极与GNAND1的第二输入端、GINV2的输出端相连。5.根据权利要求1所述的一种SiCMOSFET二类短路电流抑制电路及方法，其特征在于，所述栅压切换电路中的正电源VCC2低于推挽放大器中的正电源VCC1，同时正电源VCC2要高于待测SiCMOSFET栅极阈值电压Vth。6.根据权利要求1所述的一种SiCMOSFET二类短路电流抑制电路及方法，其特征在于，所述栅压检测电路采用滞环比较器。7.根据权利要求1所述的一种SiCMOSFET二类短路电流抑制电路及方法，其特征在于，所述栅压检测电路包括：电阻R1、电阻R2、电阻R3、电阻R4以及运放U1，其中，R1的一端与D1的阳极、RGON1的另一端、RGON2的另一端、待测SiCMOSFET的栅极相连，R1的另一端与R2的一端、U1的负输入端相连，R2的另一端接地，R3的一端与R4的一端、U1的正输入端相连，R3的另一端与参考电压VREF相连，R4的另一端与U1的输出端、GINV2的输入端相连。8.根据权利要求1所述的一种SiCMOSFET二类短路电流抑制电路及方法，其特征在于，所述栅压检测电路中，运放U1的正供电电压为V+，负供电电压为V-，参考电压VREF为正值，且：9.根据权利要求1-8任意一项所述的一种SiCMOSFET二类短路电流抑制电路及方法，其特征在于，所述短路电流的抑制方法为：栅压检测电路实时检测栅极电压，在发生二类短路时，栅极将会出现电压尖峰，当栅极电压超过一定阈值时，栅压检测电路输出控制信号，通过逻辑电路将推挽放大器正驱动电压断开，并开通栅压切换电路降低栅极驱动电压，根据器件的输出特性，短路电流随栅极电压的减小而降低，从而达到短路电流抑制的效果。

百度查询： 江苏国传电气有限公司 一种SiC MOSFET二类短路电流抑制电路及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD