申请/专利权人:珠海华网科技有限责任公司
申请日:2021-09-22
公开(公告)日:2024-03-19
公开(公告)号:CN113836075B
主分类号:G06F13/42
分类号:G06F13/42;G06F15/78;G06F30/343
优先权:
专利状态码:有效-授权
法律状态:2024.03.19#授权;2022.01.11#实质审查的生效;2021.12.24#公开
摘要:本发明公开一种基于FPGA平台的SPI接口信号消除毛刺的方法,主要是SPI从机对MOSI、SCLK、CS信号进行固定电平设定时长去进行消抖,若信号沿来了只有达到消抖延时才能判定为信号的跳变,否则就判定为信号线上的毛刺而忽略掉,从而实现了SPI接口信号毛刺的消除,使得数据能够被正确接收。本发明可以通过动态设定延时参数的值去解决复杂环境下主机SPI发出的信号受干扰产生毛刺导致从机接收数据出现错误的问题,并且能解决相对较大毛刺的影响。由此使得SPI接口在传输数据的时候工作系统可靠,灵活、稳定性高。
主权项:1.一种基于FPGA平台的SPI接口信号消除毛刺的方法,其特征在于:主要是SPI从机对MOSI、SCLK、CS信号进行固定电平设定时长去进行消抖,若信号沿来了只有达到消抖延时才能判定为信号的跳变,否则就判定为信号线上的毛刺而忽略掉,从而实现了SPI接口信号毛刺的消除,使得数据能够被正确接收;具体包括:首先,正确连接从机和主机的SPI接口信号,并且尽可能保证接口所有信号线等长;其次,在SPI从机上使用VIVADO软件设置DEBUG在线调试逻辑,即设定消抖时长N,N值小于一个SCLK的周期;当SPI从机在检测到主机发出的片选信号CS的某一个跳边沿后持续一个消抖时长N都没有跳变的话,就认为该跳边沿是个稳定的跳边沿,SPI从机开始接收数据或者停止接收数据,直至检测到片选信号CS的下一个稳定的跳边沿;否则就认为出现了一个毛刺忽略该跳边沿,保持当前工作状态;所述的消抖时长N值通过FPGA在线逻辑分析仪中插入VIO通过动态设置N值去查看SPI从机接收到数据的正确性去判断确定N值的大小,具体为:使用VIVADO软件设置DEBUG在线调试逻辑,将消除时长N值设定为VIO并在线抓取主机的数据观测是否正确,若不正确就调整N值直到获取的数据正确即可。
全文数据:
权利要求:
百度查询: 珠海华网科技有限责任公司 一种基于FPGA平台的SPI接口信号消除毛刺的方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。