申请/专利权人：海光云芯集成电路设计(上海)有限公司

申请日：2023-12-14

公开（公告）日：2024-03-22

公开（公告）号：CN117744564A

主分类号：G06F30/39

分类号：G06F30/39

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.09#实质审查的生效;2024.03.22#公开

摘要：本发明实施例提供一种时序电路设计方法、时序电路、电子设备及存储介质，其中，所述时序电路包括：至少两级寄存器，相邻两级的寄存器通过目标数据路径传输数据信号，且从起始级的寄存器到终点级的寄存器，各个目标数据路径的路径长度逐级递减。本发明实施例所提供的技术方案，采用从起始级的寄存器到终点级的寄存器，各个目标数据路径的路径长度逐级递减的方式设置时序电路的各级的寄存器，使得在数据路径的物理总长度相同的情况下，可以减少寄存器的设置数量，降低数据传输的延时。

主权项：1.一种时序电路，其特征在于，包括：至少两级寄存器，相邻两级的寄存器通过目标数据路径传输数据信号，从起始级的寄存器到终点级的寄存器，各个目标数据路径的路径长度逐级递减。

全文数据：

权利要求：

百度查询： 海光云芯集成电路设计(上海)有限公司 时序电路设计方法、时序电路、电子设备及存储介质

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD