申请/专利权人：安徽大学

申请日：2023-12-01

公开（公告）日：2024-03-22

公开（公告）号：CN117743256A

主分类号：G06F15/78

分类号：G06F15/78;G06F7/544;G06F17/16

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.09#实质审查的生效;2024.03.22#公开

摘要：本发明公开了一种基于忆阻器的超导存算一体架构，包括存算单元，所述存算单元包括超导层和忆阻器，所述忆阻器包括中间层和顶层，所述超导层通过中间层与忆阻器的顶层连接；若干行存算单元以及若干列存算单元交叉连接形成交叉阵列结构，所述交叉阵列结构每一行输入电压信号作为矩阵输入信号，交叉阵列结构实现矩阵乘加运算，每一列的最后一个存算单元输出矩阵乘加运算结果，其中，利用超导层提升运算速度；本发明的优点在于：利用忆阻器的存储能力以及超导层的高速读写和低功耗的特性，解决了当前存算一体架构计算速度不足和高能耗等方面问题。

主权项：1.一种基于忆阻器的超导存算一体架构，其特征在于，包括存算单元，所述存算单元包括超导层和忆阻器，所述忆阻器包括中间层和顶层，所述超导层通过中间层与忆阻器的顶层连接；若干行存算单元以及若干列存算单元交叉连接形成交叉阵列结构，所述交叉阵列结构每一行输入电压信号作为矩阵输入信号，交叉阵列结构实现矩阵乘加运算，每一列的最后一个存算单元输出矩阵乘加运算结果，其中，利用超导层提升运算速度。

全文数据：

权利要求：

百度查询： 安徽大学 一种基于忆阻器的超导存算一体架构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD