申请/专利权人：清华大学

申请日：2024-01-16

公开（公告）日：2024-04-16

公开（公告）号：CN117894360A

主分类号：G11C13/00

分类号：G11C13/00;G06F15/78

优先权：

专利状态码：在审-公开

法律状态：2024.04.16#公开

摘要：本公开实施例提供了一种存算一体阵列和存算一体装置。该存算一体阵列包括忆阻器阵列、m条字线和多个选通模块。忆阻器阵列包括m行n列忆阻器单元，且每个忆阻器单元包括彼此电连接开关元件和忆阻器。m条字线沿行方向延伸且分别用于一行忆阻器单元。多个选通模块接收第一控制信号且根据第一控制信号进行开关操作。同一行中相邻的v个忆阻器单元被分为一组，同一组中v个忆阻器单元的开关元件的栅极通过连接线彼此电连接，并且通过同一个选通模块连接到对应的字线上，其中，m、n和v为正整数。该存算一体阵列可以彻底关闭不参与计算的权重单元，进而降低大规模阵列下的漏电流。

主权项：1.一种存算一体阵列，包括：忆阻器阵列，包括m行n列忆阻器单元，其中，每个忆阻器单元包括彼此电连接开关元件和忆阻器；m条沿行方向延伸且分别用于一行忆阻器单元的字线；以及多个选通模块，配置为接收第一控制信号且根据所述第一控制信号进行开关操作；其中，同一行中相邻的v个忆阻器单元被分为一组，同一组中v个忆阻器单元的开关元件的栅极通过连接线彼此电连接，并且通过同一个选通模块连接到对应的字线上，m、n和v为正整数。

全文数据：

权利要求：

百度查询： 清华大学 存算一体阵列和存算一体装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD