申请/专利权人：泉芯电子技术(深圳)有限公司

申请日：2018-06-07

公开（公告）日：2024-03-22

公开（公告）号：CN108551252B

主分类号：H02M1/088

分类号：H02M1/088

优先权：

专利状态码：有效-授权

法律状态：2024.03.22#授权;2018.10.16#实质审查的生效;2018.09.18#公开

摘要：本发明公开了一种共用输入电容的高压栅极驱动电路，该电路包括有芯片和外围电路，芯片包括有稳压电路和驱动电路，外围电路包括有负载和其他外围；驱动电路连接稳压电路的VDD引脚，稳压电路和驱动电路之间连接有CVDD电容的一端；驱动电路连接有脉冲信号，并通过驱动脉冲连接有驱动开关管M0的栅极；驱动开关管M0的源极接地，开关管M0的漏极通过负载和其他外围连接输入电压；输入电压与负载和其他外围之间通过驱动电路接地，输入电压与驱动电路之间通过稳压电路接地，输入电压与稳压电路之间通过输入高压电容接地。相比于现有技术，在本发明当中，通过共用外部电容CVIN从而省去了外部的低压旁路电容CVDD，减小了芯片面积，降低成本。

主权项：1.一种共用输入电容的高压栅极驱动电路，该电路包括有芯片和外围电路，所述芯片包括有稳压电路和驱动电路，所述外围电路包括有负载和其他外围；其特征在于，所述稳压电路接地，并通过芯片的AVIN引脚连接输入电压VIN，所述驱动电路通过VDD引脚连接所述稳压电路，所述VDD引脚还通过CVDD电容接地；所述驱动电路连接有脉冲信号VPULSE、接地和通过芯片DVIN引脚连接输入电压VIN，并通过驱动脉冲DRV连接开关管M0的栅极；所述开关管M0的源极接地，所述开关管M0的漏极通过所述负载和其他外围连接输入电压VIN；所述输入电压VIN通过外部电容CVIN接地；所述驱动电路包括有MOS管低压驱动电路，所述低压驱动电路连接有脉冲信号VPULSE、供电电压VDD、MOS管MH0的栅极、MOS管ML0的栅极和接地，所述MOS管MH0的漏极连接芯片DVIN引脚，所述MOS管ML0的源极接地，所述MOS管MH0的源极和所述MOS管ML0的漏极相连并连接有驱动脉冲DRV；当VPULSE为高电平时，NMOS管ML0的栅极为低电平，NMOS管ML0截止，NMOS管MH0的栅极变为高电平，幅度为VDD，NMOS管MH0导通，则DRV输出为高电平，从而对开关管M0的栅极电容进行充电，充电电流从外部电容CVIN上抽取，然后通过NMOS管MH0的沟道流到DRV脚对开关管M0的栅极电容充电；由于NMOS管MH0从源极对地的电阻很小，故其充电速度很快，此时开关管M0导通；当VPULSE为低电平时，NMOS管MH0的栅极为低电平，NMOS管MH0截止，NMOS管ML0的栅极变为高电平，幅度为VDD，NMOS管ML0导通，则DRV输出为低电平，从而对开关管M0的栅极电容进行放电，进而开关管M0截止；或，所述驱动电路包括有三极管低压驱动电路，所述低压驱动电路连接有脉冲信号VPULSE、供电电压VDD、三极管QH0的基极、三极管QL0的基极和接地，所述三极管QH0的集电极连接芯片DVIN引脚，所述三极管QL0的发射极接地，所述三极管QH0的发射极和所述三极管QL0的集电极相连并连接有驱动脉冲DRV；当VPULSE为高电平时，三极管QL0的基极为低电平，三极管QL0截止；三极管QH0的基极变为高电平，幅度为VDD，三极管QH0导通，则DRV输出为高电平，从而对开关管M0的栅极电容进行充电，充电电流从外部电容CVIN上抽取，然后通过三极管QH0流到DRV脚对开关管的栅极电容充电；此时开关管M0导通；当VPULSE为低电平时，三极管QH0的基极为低电平，三极管QH0截止；三极管QL0的基极变为高电平，幅度为VDD，三极管QL0导通，则DRV输出为低电平，从而对开关管M0的栅极电容进行放电；此时开关管M0截止。

全文数据：共用输入电容的高压栅极驱动电路技术领域[0001]本发明属于开关电源领域，特别涉及一种共用输入电容的高压栅极驱动电路。背景技术[0002]由于开关电源电路具有效率高的特点，所以目前市场上大部分的电源均为开关电源。但是，在开关电源电路中由于在开关管导通的瞬间驱动电路的驱动电流高达几百毫安甚至几安，所以给驱动电路供电的电源需要一个电容，在开关管导通瞬间提供驱动的能量从而不会使电源有大幅度的波动，避免了电路的误操作和误触发等现象的出现，保证了开关电源的稳定性和可靠性。由于电容的使用从而增加了整个系统的购买成本和生产成本等。[0003]传统技术的技术特征在于:芯片通过外接低压电源旁路滤波电容CVDD来提供驱动电路瞬间需要的大电流，从而避免了低压电源的波动，可以得到低压电源的稳定性和可靠性。另一种则需要增加芯片的面积为代价获得外围旁路电容的缺省，而且输入的电压VIN也被限制在较低的电压下，限制了应用范围。[0004]传统技术的缺点在于：由于外置电容成本和生产成本的上升，或芯片面积成本上升，导致了整个系统成本的上升，且限制了应用范围，从而降低了市场的竞争力。发明内容[0005]为解决上述问题，本发明的目的在于提供一种通过共用外部电容CVIN从而省去了外部的低压旁路电容CVDD，大大的减小了芯片的面积，降低了整个系统成本的共用输入电容的高压栅极驱动电路。[0006]本发明的另外一个目的在于，提供一种共用输入电容的高压栅极驱动电路，其不会对输入电压VIN进行限制，从而使得系统的应用范围更广，外围元件更少，成本更低。[0007]为实现上述目的，本发明的技术方案如下。[0008]本发明提供一种共用输入电容的高压栅极驱动电路，该电路包括有芯片和外围电路，所述芯片包括有稳压电路和驱动电路，所述外围电路包括有负载和其他外围；所述稳压电路接地，并通过芯片的AVIN引脚连接输入电压VIN，所述驱动电路通过VDD引脚连接所述稳压电路，所述VDD引脚还通过CVDD电容接地;所述驱动电路连接有脉冲信号VPULSE、接地和通过芯片DVIN引脚连接输入电压VIN，并通过驱动脉冲DRV连接开关管M0的栅极;所述开关管M0的源极接地，所述开关管M0的漏极通过所述负载和其他外围连接输入电压VIN;所述输入电压VIN通过外部电容CVIN接地。[0009]所述驱动电路包括有M0S管低压驱动电路，所述低压驱动电路连接有脉冲信号VPULSE、供电电压VDD、M0S管MH0的栅极、M0S管ML0的栅极和接地，所述M0S管MH0的漏极连接芯片DVIN引脚，所述M0S管ML0的源极接地，所述M0S管MH0的源极和所述M0S管ML0的漏极相连并连接有驱动脉冲DRV;其中，M0S管腿0采用高压NM0S管，M0S管ML0采用低压NM0S管。[0010]所述驱动电路包括有三极管低压驱动电路，所述低压驱动电路连接有脉冲信号VTOLSE、供电电压VDD、三极管QHO的基极、三极管QLO的基极和接地，所述三极管明0的集电极连接芯片DVIN引脚，所述三极管QL0的发射极接地，所述三极管QH0的发射极和所，三极管QL0的集电极相连并连接有驱动脉冲DRV;其中，所述三极管QH0采用高压管，所述三极管QL0采用低压管。[0011]一种共用输入电容的高压栅极浮地驱动电路，该电路包括有芯片和外围电路，所述芯片包括有稳压电路和驱动电路，所述外围电路包括有负载和其他外围；所述稳压电路接浮地，并通过芯片AVIN引脚连接输入电压VIN，所述驱动电路通过VDD引脚连接所述稳压电路，所述VDD引脚还通过CVDD电容接浮地;所述驱动电路连接有脉冲信号VPULSE、接浮地和通过芯片DVIN引脚连接输入电压VIN，并通过驱动脉冲DRV连接有开关管M0的栅极;所述开关管M0的漏极连接输入电压VIN;所述开关管M0的源极连接有所述芯片VSS引脚并接浮地，所述开关管M0的源极还通过所述负载和其他外围连接有外部电容CVIN的一端，所述外部电容CVIN的另一端连接所述输入电压VIN，所述外部电容CVIN与所述负载和其他外围之间接地。[0012]本发明还提供了共用输入电容的高压栅极源极驱动电路，该电路包括有芯片和外围电路，所述芯片包括有稳压电路和驱动电路，所述外围电路包括有负载和其他外围;所述稳压电路接地和通过芯片AVIN引脚连接输入电压VIN，并通过VCC引脚连接有M0S管MH的栅极，所述稳压电路通过VDD引脚连接所述驱动电路，所述VDD引脚还通过CVDD电容接地;所述驱动电路连接有脉冲信号VPULSE、输入电压VIN和接地，并通过驱动脉冲DRV连接有开关管M0的栅极;所述开关管M0的源极接地，所述开关管M0的漏极连接所述M0S管MH的源极，所述M0S管MH的漏极通过所述负载和其他外围连接输入电压VIN;所述输入电压VIN通过外部电容CVIN接地。[0013]本发明的优势在于:相比于现有技术，在本发明当中，[0014]1本发明的共用输入电容的高压栅极驱动电路，又利用驱动电路中的最后一级采用高压管驱动，其余采用低压M0S管，以减小芯片面积;通过共用外部电容CVIN从而省去了外部的低压旁路电容CVDD，大大的减小了芯片的面积，降低了整个系统成本，且不会对输入电压VIN进行限制，使得系统的应用范围更广，外围元件更少，成本更低。[0015]2本发明共用输入电容的高压栅极驱动电路的M0S管低压驱动电路，驱动电路中的MH0采用高压NM0S管，ML0采用低压NM0S管，驱动这两个NM0S管的驱动电路都采用低压M0S管，有效共用了外部电容CVIN，大大减小芯片的面积，节省了成本，并且不会限制输入电压VIN的范围。[0016]3本发明共用输入电容的高压栅极驱动电路的三极管低压驱动电路，采用三极管实现驱动电路;驱动电路中的三极管QH0采用高压管，三极管QL0采用低压管，驱动这两个三极管的驱动电路都采用低压三极管或低压M0S管，有效共用了外部电容CVIN，大大减小芯片的面积，节省了成本，并且不会限制输入电压VIN的范围。[0017]⑷本发明共用输入电容的高压栅极浮地驱动电路，采用了浮地驱动的方式，通过共用外部电容CVIN从而省去了外部的低压旁路电容CVDD，大大的减小了芯片的面积，降低了整个系统成本，又不会对输入电压VIN进行限制，使得系统的应用范围更广，外围元件更少，成本更低。[0018]本发明共用输入电容的高压栅极源极驱动电路，采用了源极驱动的方式，增加了源极驱动电路，通过共用外部电容CVIN从而省去了外部的低压旁路电容CVDD，大大的减小了芯片的面积，降低了整个系统成本，又不会对输入电压VIN进行限制，使得系统的应用范围更广，外围元件更少，成本更低。附图说明[0019]图1是现有技术一种常见的驱动开关管电路图。[0020]图2是现有技术一种常见的驱动电路图。[0021]图3是现有技术另一种常见的驱动开关管电路图。[0022]图4是现有技术另一种常见的驱动电路图。[0023]图5是本发明共用输入电容的高压栅极驱动电路的电路图。[0024]图6是本发明MOS管低压驱动电路的电路图。[0025]图7是本发明MOS管低压驱动电路的第一种实现方式。[0026]图8是本发明MOS管低压驱动电路的第二种实现方式。[0027]图9是本发明三极管低压驱动电路的电路图。[0028]图10是本发明共用输入电容的高压栅极浮地驱动电路的电路图。[0029]图11是本发明共用输入电容的高压栅极源极驱动电路的电路图。具体实施方式[0030]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。[0031]参见图1-4所示，图1所示为一种常见的驱动开关管电路图，图2所示为一种常见的驱动电路图。常见的驱动开关管电路方框简图，图中的VIN为高压输入电压，CVIN为高压输入电容，高压输入电压输入到芯片内部产生一个低压电源VDD，VDD需要接一个旁路电容CVDD。VPmi为高电平时，PM0S管M3导通，NM0S管M4截止，DRV从低电平变成高电平，由于开关管M0的栅极等效成一个到地的大电容，所以在M0导通的瞬间，驱动电路中的VDD通过PM0S管M3对该大电容进行充电，充电电流高达几百毫安甚至几安，由于是瞬间电流而且稳压电路的响应速度的限制，所以给开关管充电的电流需要从电容CVDD上抽取。所以常见的开关型驱动电路中都需要一个旁路电容用于稳定低压电源电压。[0032]图3所示为另一种常见的驱动开关管电路图，图4所示为另一种常见的驱动电路图。图3中的驱动电路瞬间需要的大电流从CVIN抽取，其常用驱动电路如图4所以，图4所示电路都为高压管子，占用面积很大，而且驱动能力有限，同时也受驱动管栅源极击穿电压的限制，采用此类型的驱动电压一般限制在几十伏以下，对于更高电压则无能为力。[0033]为实现上述目的，本发明的技术方案如下。[0034]参见图5所示，本发明提供一种共用输入电容的高压栅极驱动电路，该电路包括有芯片和外围电路，所述芯片包括有稳压电路和驱动电路，所述外围电路包括有负载和其他外围;所述稳压电路接地，并通过芯片的AVIN引脚连接输入电压VIN，所述驱动电路通过VDD引脚连接所述稳压电路，所述VDD引脚还通过CVDD电容接地;所述驱动电路连接有脉冲信号VPULSE、接地和通过芯片DVIN引脚连接输入电压VIN，并通过驱动脉冲DRV连接开关管M0的栅极;所述开关管MO的源极接地，所述开关管MO的漏极通过所述负载和其他外围连接输入电压VIN;所述输入电压vimi过外部电容CVIN接地。[0035]参见图6所示，所述驱动电路包括有M0S管低压驱动电路，所述低压驱动电路连接有脉冲信号VPULSE、供电电压VDD、M0S管MH0的栅极、M0S管ML0的栅极和接地，所述M0S管MH0的漏极连接芯片DVIN引脚，所述M0S管ML0的源极接地，所述M0S管MHO的源极和所述M0S管ML0的漏极相连并连接有驱动脉冲DRV;其中，M0S管MH0采用高压NM0S管，M0S管ML0采用低压NM0S管。[0036]结合图5的共用输入电容的高压栅极驱动电路的电路图和图6的M0S管低压驱动电路的电路图。[0037]当VPULSE为高电平时，丽0S管ML0的栅极为低电平，NM0S管ML0截止，NM0S管MH0的栅极变为高电平，幅度为VDD，NM0S管MH0导通，则DRV输出为高电平，从而对开关管M0的栅极电容进行充电，充电电流从外部电容CVIN上抽取，然后通过NM0S管MH0的沟道流到DRV脚对开关管的栅极电容充电；由于NM0S管MH0从源极对地的电阻很小，故其充电速度很快，此时开关管M0导通。[0038]当VPULSE为低电平时，丽0S管MH0的栅极为低电平，NM0S管MH0截止，NM0S管ML0的栅极变为高电平，幅度为VDD，NM0S管ML0导通，则DRV输出为低电平，从而对开关管M0的栅极电容进行放电，进而开关管M0截止。[0039]一种实施例，如图7所示，M0S管低压驱动电路的第一种实现方式，自带电源接地非门G1的输入端连接有脉冲信号VPULSE和M0S管MH0的栅极，自带电源接地非门G1的输出端连接M0S管ML0的栅极，M0S管MH0的漏极连接芯片DVIN引脚，M0S管ML0的源极接地，M0S管MH0的源极和M0S管ML0的漏极相连并连接有驱动脉冲DRV;其中，M0S管MH0采用高压NM0S管，M0S管ML0采用低压NM0S管。[0040]—种实施例，如图8所示，M0S管低压驱动电路的第二种实现方式，脉冲信号VPULSE连接有非门G2的输入端和或非门G6的第一输入端，非门G2的输出端连接或非门G3的第一输入端，或非门G3的输出端连接非门G4的输入端，非门G4的输出端连接非门G5的输入端，非门G5的输出端连接M0S管MH0的栅极和或非门G6的第二输入端，或非门G6的输出端连接非门G7的输入端，非门G7的输出端连接非门G8的输入端，非门G8的输出端连接M0S管ML0的栅极和或非门G3的第二输入端;M0S管MH0的漏极连接芯片DVIN引脚，M0S管ML0的源极接地，M0S管MH0的源极和M0S管ML0的漏极相连并连接有驱动脉冲DRV;其中，M0S管MH0采用高压NM0S管，M0S管ML0采用低压NM0S管。驱动NM0S管MH0和ML0的电路使用带死区时间电路实现，提高效率。[0041]如图9所示，驱动电路包括有三极管低压驱动电路，低压驱动电路连接有脉冲信号VPULSE、供电电压VDD、三极管QH0的基极、三极管QL0的基极和接地，三极管QH〇的集电极连接芯片DVIN引脚，三极管QL0的发射极接地，三极管QH0的发射极和三极管QL0的集电极相连并连接有驱动脉冲DRV;其中，三极管QH0采用高压管，三极管QL0采用低压管。[0042]结合图5的共用输入电容的高压栅极驱动电路的电路图和图9的三极管低压驱动电路的电路图。[0043]当VPULSE为高电平时，三极管QL0的基极为低电平，三极管QL0截止;三极管QH0的基极变为高电平，幅度为VDD，三极管QH0导通，则DRV输出为高电平，从而对开关管M0的栅极电容进行充电，充电电流从外部电容CVIN上抽取，然后通过三极管QHO流到DRV脚对开关管的栅极电容充电;此时开关管M0导通。[0044]当VPULSE为低电平时，三极管QH0的基极为低电平，三极管QH0截止;三极管QL0的基极变为高电平，幅度为VDD，三极管QL0导通，则DRV输出为低电平，从而对开关管M0的栅极电容进行放电；此时开关管M0截止。[0045]如图10所示，一种共用输入电容的高压栅极浮地驱动电路，该电路包括有芯片和外围电路，所述芯片包括有稳压电路和驱动电路，所述外围电路包括有负载和其他外围；所述稳压电路接浮地，并通过芯片AVIN引脚连接输入电压VIN，所述驱动电路通过VDD引脚连接所述稳压电路，所述VDD引脚还通过CVDD电容接浮地;所述驱动电路连接有脉冲信号VPULSE、接浮地和通过芯片DVIN引脚连接输入电压VIN，并通过驱动脉冲DRV连接有开关管M0的栅极;所述开关管M0的漏极连接输入电压VIN;所述开关管M0的源极连接有所述芯片VSS引脚并接浮地，所述开关管M0的源极还通过所述负载和其他外围连接有外部电容CVIN的一端，所述外部电容CVIN的另一端连接所述输入电压VIN，所述外部电容CVIN与所述负载和其他外围之间接地。[0046]如图11所示，本发明还提供了共用输入电容的高压栅极源极驱动电路，该电路包括有芯片和外围电路，所述芯片包括有稳压电路和驱动电路，所述外围电路包括有负载和其他外围；所述稳压电路接地和通过芯片AVIN引脚连接输入电压VIN，并通过VCC引脚连接有M0S管MH的栅极，所述稳压电路通过VDD引脚连接所述驱动电路，所述VDD引脚还通过CVDD电容接地;所述驱动电路连接有脉冲信号VPULSE、输入电压VIN和接地，并通过驱动脉冲DRV连接有开关管M0的栅极;所述开关管M〇的源极接地，所述开关管M0的漏极连接所述M0S管MH的源极，所述M0S管MH的漏极通过所述负载和其他外围连接输入电压VIN;所述输入电压VIN通过外部电容CVIN接地。[0047]以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

权利要求：1.一种共用输入电容的高压栅极驱动电路，该电路包括有芯片和外围电路，所述芯片包括有稳压电路和驱动电路，所述外围电路包括有负载和其他外围；其特征在于，所述稳压电路接地，并通过芯片的AVIN引脚连接输入电压VIN，所述驱动电路通过VDD引脚连接所述稳压电路，所述VDD引脚还通过CVDD电容接地;所述驱动电路连接有脉冲信号VPULSE、接地和通过芯片DVIN引脚连接输入电压VIN，并通过驱动脉冲DRV连接开关管M0的栅极;所述开关管M0的源极接地，所述开关管M0的漏极通过所述负载和其他外围连接输入电压VIN;所述输入电压VIN通过外部电容CVIN接地。2.如权利要求1所述的共用输入电容的高压栅极驱动电路，其特征在于，所述驱动电路包括有MOS管低压驱动电路，所述低压驱动电路连接有脉冲信号VPULSE、供电电压VDD、MOS管MHO的栅极、MOS管MLO的栅极和接地，所述MOS管MHO的漏极连接芯片DVIN引脚，所述MOS管ML0的源极接地，所述M0S管MHO的源极和所述M0S管ML0的漏极相连并连接有驱动脉冲DRV。3.如权利要求1所述的共用输入电容的高压栅极驱动电路，其特征在于，所述驱动电路包括有三极管低压驱动电路，所述低压驱动电路连接有脉冲信号VPULSE、供电电压VDD、三极管QH0的基极、三极管QL0的基极和接地，所述三极管QH0的集电极连接芯片DVIN引脚，所述三极管QL0的发射极接地，所述三极管QH0的发射极和所述三极管QL0的集电极相连并连接有驱动脉冲DRV。4.一种共用输入电容的高压栅极浮地驱动电路，该电路包括有芯片和外围电路，所述芯片包括有稳压电路和驱动电路，所述外围电路包括有负载和其他外围；其特征在于，所述稳压电路接浮地，并通过芯片AVIN引脚连接输入电压VIN，所述驱动电路通过VDD引脚连接所述稳压电路，所述VDD引脚还通过CVDD电容接浮地；所述驱动电路连接有脉冲信号VPULSE、接浮地和通过芯片DVIN引脚连接输入电压VIN，并通过驱动脉冲DRV连接有开关管M0的栅极;所述开关管M0的漏极连接输入电压VIN;所述开关管M0的源极连接有所述芯片VSS引脚并接浮地，所述开关管M0的源极还通过所述负载和其他外围连接有外部电容CVIN的一端，所述外部电容CVIN的另一端连接所述输入电压VIN，所述外部电容CVIN与所述负载和其他外围之间接地。5.—种共用输入电容的高压栅极源极驱动电路，该电路包括有芯片和外围电路，所述芯片包括有稳压电路和驱动电路，所述外围电路包括有负载和其他外围；其特征在于，所述稳压电路接地和通过芯片AVIN引脚连接输入电压VIN，并通过VCC引脚连接有M0S管MH的栅极，所述稳压电路通过VDD引脚连接所述驱动电路，所述VDD引脚还通过CVDD电容接地;所述驱动电路连接有脉冲信号VPULSE、输入电压VIN和接地，并通过驱动脉冲DRV连接有开关管M0的栅极;所述开关管M0的源极接地，所述开关管M0的漏极连接所述M0S管MH的源极，所述M0S管MH的漏极通过所述负载和其他外围连接输入电压VIN;所述输入电压Vimt过外部电容CVIN接地。

百度查询： 泉芯电子技术(深圳)有限公司 共用输入电容的高压栅极驱动电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD