申请/专利权人：南京航空航天大学

申请日：2021-03-09

公开（公告）日：2024-03-22

公开（公告）号：CN113014263B

主分类号：H03M1/46

分类号：H03M1/46

优先权：

专利状态码：有效-授权

法律状态：2024.03.22#授权;2021.07.09#实质审查的生效;2021.06.22#公开

摘要：本发明公开了一种逐次逼近型ADC的电容阵列和开关逻辑电路，包括两组DAC阵列、三个比较器和SAR逻辑电路；DAC阵列采用下极板采样方式，每一步量化开始前将电容的下极板与输入信号连接进行采样，同时电容上极板连接比较器输入端并短接到共模电压VCM；在采样完成时断开上极板与共模电压VCM的连接，并且断开下极板与输入信号的连接，将下极板连接到预设的固定电压上，以进行第一步的2位数据量化；再由SAR逻辑输出信号控制这一步的电容下极板电压产生下一步量化的阈值。本发明能够消除传统2bcycle结构甚至更高位结构中，为了产生不同阈值而需要在每次比较器工作前插入一段时间作为预充电相的问题，同时可以实现简易的开关控制逻辑。

主权项：1.一种逐次逼近型ADC的电容阵列和开关逻辑电路，其特征在于，所述电容阵列和开关逻辑电路包括两组DAC阵列、三个比较器和SAR逻辑电路；所述DAC阵列包括个单位电容，其正负差分输入端各设置有个单位电容，n为ADC的位数；DAC阵列采用步量化操作，在每个量化周期内量化出2个数字码字，每一步量化过程控制对应其中4个单位电容，且每一步量化过程控制对应的单位电容不重复，第j步量化对应控制的电容权重为、、和；所述DAC阵列采用下极板采样方式，每一步量化开始前将电容的下极板与输入信号连接进行采样，同时电容上极板连接比较器输入端并短接到共模电压VCM；在采样完成时断开上极板与共模电压VCM的连接，并且断开下极板与输入信号的连接，将下极板连接到预设的固定电压上，在实现将下极板电荷转移到上极板的同时产生第一步量化比较所需的阈值复位操作，使比较器开始工作，以进行第一步的2位数据量化；采样之后的复位相将电容阵列的下极板复位到预设的固定参考电平Vrefp和Vrefn；所述SAR逻辑电路的输入端与比较器的输出端连接，SAR逻辑电路的输出端与DAC阵列的下极板开关栅极连接，使DAC阵列的之后每一步量化，由SAR逻辑输出信号控制这一步的电容下极板电压，以产生下一步量化所需的新的阈值；所述三个比较器分别为第一比较器、第二比较器和第三比较器；第一比较器同相端各步电容的下极板分别连接到Vrefp、Vrefp、Vrefn、Vrefp，其反相端各步电容的下极板分别连接到Vrefn、Vrefn、Vrefp、Vrefn；第三比较器同相端各步电容的下极板分别连接到Vrefn、Vrefn、Vrefp、Vrefn，其反相端各步电容的下极板分别连接到Vrefp、Vrefp、Vrefn、Vrefp；第二比较器同相端与第一比较器同相端连接，其反相端与第三比较器反相端连接；其中，Vref=Vrefp-Vrefn，以使第一比较器、第二比较器和第三比较器等效的阈值分别为-12×Vref、0和12×Vref；所述SAR逻辑电路根据三个比较器的结果判断Vip-Vin落在以上三个阈值间的位置，获得第一步的2-bit数据；低4位的电容在采样时相接Vin，复位相时按照3:1的数量比例接Vrefp或者Vrefn，以构建2的整数次幂的总电容以及形成相应的比较器阈值电压；比较器两端DAC中最低位的四个电容中的其中三个接Vrefp，另一个接Vrefn；最低位电容的其中两个差分电容接相同的Vrefp或者Vrefn，另外两个接共模电压。

全文数据：

权利要求：

百度查询： 南京航空航天大学 一种逐次逼近型ADC的电容阵列和开关逻辑电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD