申请/专利权人：深圳市华普微电子股份有限公司;无锡泽太微电子有限公司

申请日：2023-12-01

公开（公告）日：2024-03-26

公开（公告）号：CN117335750B

主分类号：H03B5/24

分类号：H03B5/24;H03B5/04;H03L7/099

优先权：

专利状态码：有效-授权

法律状态：2024.03.26#授权;2024.01.19#实质审查的生效;2024.01.02#公开

摘要：本发明属于半导体集成电路技术领域，具体涉及一种消除比较器延时影响的RC振荡器电路，利用周期性的RC充放电信号在一个周期内的积分电压不变，则振荡频率也不变的原理。通过将RC振荡器的两路充放电信号进行积分，将比较器的延时时间转化为电压信号，等效为比较器参考电压的一部分，从而将传统RC张弛振荡比较器的固定参考电压改为自适应的参考电压，根据比较器的延时变化自动调节比较器的参考电压，通过采用自适应比较器参考电压，能消除比较器延时时间随温度和电源电压变化对输出频率造成的影响，从而直接输出高精度的高频时钟频率，不需要额外增加锁相环PLL电路，实现简化电路结构，减少芯片成本和功耗的目的。

主权项：1.一种消除比较器延时影响的RC振荡器电路，其特征在于，包括节点信号V1、节点信号V2、二选一开关以及积分低通滤波电路，其中：所述积分低通滤波电路包括运算放大器、电阻R3、电容C3以及电容C4；所述电容C3跨接在运算放大器输出和同相输入端之间，所述电容C4连接在运算放大器输出和GND之间，所述电阻R3连接到运算放大器的同相输入端；所述节点信号V1和节点信号V2连接到所述二选一开关的两个输入端，所述二选一开关由信号q和qb控制，输出节点信号V3；所述信号V3经过电阻R3连接到运算放大器的同相输入端，所述积分低通滤波电路输出浮动参考电压Vref2；还包括第一充电支路；所述第一充电支路包括PMOS开关Mp1、电阻R1以及电容C1；电源VDD通过所述PMOS开关Mp1、电阻R1和电容C1串联连接到GND,所述电阻R1和电容C1的连接点为节点信号V1；还包括第一放电支路；所述第一放电支路包括NMOS开关Mn1；NMOS开关Mn1和电容C1并联；所述第一充电支路和第一放电支路中MOS开关的导通或关断由信号qb控制；还包括第二充电支路；所述第二充电支路包括PMOS开关Mp2、电阻R2以及电容C2，电源VDD通过所述PMOS开关Mp2、电阻R2以及电容C2串联连接到GND,所述电阻R2和电容C2的连接点为节点信号V2；还包括第二放电支路；所述第二放电支路NMOS开关Mn2；NMOS开关Mn2和电容C2并联；所述第二充电支路和第二放电支路中MOS开关的导通或关断由信号q控制；还包括电阻Rf1和电阻Rf2；电源VDD通过所述电阻Rf1和电阻Rf2串联连接到GND，所述电阻Rf1和电阻Rf2的连接点Vref1为分压产生的固定参考电压，Vref1的信号连接到运算放大器的反相输入端；还包括PMOS开关Mp3；所述PMOS开关Mp3由使能信号En控制连接在电源VDD和运算放大器输出端之间，为浮动参考电压Vref2提供初始值；还包括比较器1、比较器2、节点电压V1以及节点电压V2；所述浮动参考电压Vref2连接到比较器1和比较器2的同相输入端，所述节点电压V1连接到比较器1的反向输入端，所述节点电压V2连接到比较器2的反相输入端；还包括RS锁存器；所述比较器1的输出节点Vo1连接到RS锁存器的一个输入端，所述比较器2的输出节点Vo2连接到RS锁存器的另一个输入端；还包括反相器Inv1、反相器Inv2、反相器Inv3、反相器Inv4、PMOS开关Mp4以及NMOS开关Mn3；所述RS锁存器的一个输出端经过反相器Inv1、反相器Inv3输出信号qb，另一个输出端经过反相器Inv2、反相器Inv4输出信号q；输出信号q、qb的初始态由信号Vo1、Vo2控制；所述PMOS开关Mp4由使能信号En控制连接在电源VDD和比较器1输出端之间，为节点信号Vo1提供初始值；所述使能信号En经过反相器INV5输出使能信号Enb；所述NMOS开关Mn3由使能信号Enb控制连接在GND和比较器2输出端之间，为节点信号Vo2提供初始值。

全文数据：

权利要求：

百度查询： 深圳市华普微电子股份有限公司;无锡泽太微电子有限公司 一种消除比较器延时影响的RC振荡器电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD