申请/专利权人：山东科技大学

申请日：2021-11-11

公开（公告）日：2024-03-29

公开（公告）号：CN114171070B

主分类号：G11C5/06

分类号：G11C5/06

优先权：

专利状态码：有效-授权

法律状态：2024.03.29#授权;2022.03.29#实质审查的生效;2022.03.11#公开

摘要：本发明提出了一种基于忆阻器的存储电路，包括信号输出单元、寻址单元、交叉阵列单元、存储状态读取单元和信号调节单元；所述信号输出单元能够根据存储数据的需求输出相应的写入或读取信号，读写信号由寻址单元控制并输入到交叉阵列单元；交叉阵列单元中的每个存储单元都能进行四值存储，与二值存储单元相比具有更高的存储密度。本发明提出了基于反馈和脉冲宽度调节的存储方法，该方法更具灵活性和包容性，能够使得忆阻器在具有某些缺陷的情况下进行数据存储，采用基于反馈和脉冲宽度调节的方法来进行存储状态的写入以及重写，能够使得数据存储更加精确。

主权项：1.一种基于忆阻器的存储电路，其特征在于，包括信号输出单元、寻址单元、交叉阵列单元、存储状态读取单元和信号调节单元；所述信号输出单元能够根据存储数据的需求输出相应的写入或读取信号，读写信号由寻址单元控制并输入到交叉阵列单元；所述交叉阵列单元由基本存储电路单元组成，每个基本存储电路单元包括忆阻逻辑开关以及用来存储数据的忆阻器，忆阻逻辑开关的输入端口共有四个，分别是正电压端、正电压控制端、负电压端以及负电压控制端；在交叉阵列单元中，第N列基本存储单元的正电压端相接，并接入寻址单元的第N列正电压信号输出端，第N列基本存储单元的负电压端相接，并接入寻址单元的第N列负电压信号输出端，第N行基本存储单元的正电压控制端相接，并接入寻址单元的第N行正电压控制信号输出端，第N行基本存储单元的负电压控制端相接，并接入寻址单元的第N行负电压控制信号输出端，N为正整数；所述存储状态读取单元由电流控制电压源、电压比较器以及电阻组成，电流控制电压源的电流控制端接交叉阵列中每个数据存储的忆阻器的负极，电流控制电压源的电压输出负极接地，电压输出正极分别通过电阻R2、R5、R8以及R11接电压比较器VC1、VC2、VC3以及VC4的同相输入端，电压比较器VC1、VC2、VC3以及VC4的反相输入端分别通过电阻R3、R6、R9、以及R12接电压Uref3、Uref4、Uref5以及Uref6，四个电压比较器的同相电源端接Uref1，反相电源端接电压Uref2，电压比较器的输出端分别通过电阻R1、R4、R7、以及R10接电压Uref1。

全文数据：

权利要求：

百度查询： 山东科技大学 一种基于忆阻器的存储电路及其存储方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD