申请/专利权人：赛灵思公司

申请日：2018-02-21

公开（公告）日：2024-03-29

公开（公告）号：CN110622422B

主分类号：H03M1/46

分类号：H03M1/46;H03M1/40

优先权：["20170310 US 15/455,915"]

专利状态码：有效-授权

法律状态：2024.03.29#授权;2020.02.07#实质审查的生效;2019.12.27#公开

摘要：一种示例性逐次逼近SAR模数转换器ADC，包括：被配置为接收模拟输入信号的跟踪保持TH电路202；数模转换器DAC203；输入被耦合到TH电路的输出和DAC的输出的加法器204；被耦合到加法器的输出并且被配置为执行比较操作的比较电路206；以及被耦合到比较电路的输出的控制电路250，该控制电路被配置为：接收所选择的分辨率；基于所选择的分辨率来门控比较电路的比较操作；以及生成具有所选择的分辨率的数字输出信号。

主权项：1.一种逐次逼近模数转换器SARADC，包括：跟踪保持TH电路，被配置为接收模拟输入信号；数模转换器DAC；加法器，所述加法器的输入被耦合到所述TH电路的输出和所述DAC的输出；比较电路，被耦合到所述加法器的输出，并且被配置为基于第一时钟信号执行比较操作来生成包括脉冲的数字信号对；以及控制电路，被耦合到所述比较电路的输出，所述控制电路包括：SAR逻辑，被耦合到所述比较电路的输出和所述DAC的输入，并且被配置为接收经由所述比较电路的输出的所述数字信号对和第二时钟信号，并且基于所述数字信号对生成内部时钟信号，所述SAR逻辑包括多个单元，所述多个单元中的每个单元被配置为：接收所述数字信号对、所述第二时钟信号以及内部时钟信号；以及基于所述内部时钟信号、所述第二时钟信号、所述数字信号对的脉冲中的相应之一来生成多个顺序时钟信号中的相应之一以及数字输出信号的相应位，其中所述多个顺序时钟信号中的每个顺序时钟信号的上升沿与SAR周期的结束对准，并且所述多个顺序时钟信号中的每个顺序时钟信号的下降沿与所述第二时钟信号的上升沿对准，并且其中所述多个单元中的第一单元的使能信号是所述多个单元中的第二单元的相应的顺序时钟信号；分辨率选择RS电路，被耦合到所述SAR逻辑，并且被配置为：接收来自所述SAR逻辑的多个顺序时钟信号和分辨率选择信号；以及通过基于所述分辨率选择信号的值选择所述多个顺序时钟信号之一来断言控制信号，其中所述分辨率选择信号的值指示SARADC的所选择的分辨率，并且其中所选择的分辨率小于所述SARADC的最大分辨率；以及异步时钟发生器ACG电路，被耦合到所述比较电路和RS电路，所述ACG电路被配置为从所述RS电路接收所述控制信号并且基于所述控制信号解除断言所述第一时钟信号，其中解除断言所述第一时钟信号门控由所述比较电路执行的比较操作，并且其中所述控制电路被配置为生成具有所选择的分辨率的所述数字输出信号。

全文数据：

权利要求：

百度查询： 赛灵思公司 分辨率可编程SAR ADC

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD