申请/专利权人:上海芯联芯智能科技有限公司
申请日:2023-11-30
公开(公告)日:2024-04-02
公开(公告)号:CN117806713A
主分类号:G06F9/38
分类号:G06F9/38;G06F13/40;G06F9/30
优先权:
专利状态码:在审-公开
法律状态:2024.04.02#公开
摘要:本发明提供一种支持多条SPI指令拼接为完整SPI指令的从设备,其包括:计数器,其使能端与CS引脚相连,其输入端与SCLK引脚相连;计数器每检测到一个时钟周期计数值就+1;若计数值小于等于预定计数值,则计数器输出第一逻辑电平;若计数值大于预定计数值,则计数器输出第二逻辑电平;第一逻辑运算模块,其第一输入端与CS引脚相连,其第二输入端与计数器的输出端相连;SPI处理模块,其使能端与第一逻辑运算模块的输出端相连,当第一逻辑运算模块输出第一逻辑电平时,使SPI处理模块接收SPI指令;当第一逻辑运算模块输出第二逻辑电平时,使SPI处理模块停止接收SPI指令。与现有技术相比,本发明可以满足使用SPI接口实现主机向从机发送不同长度的SPI指令。
主权项:1.一种支持多条SPI指令拼接为完整SPI指令的从设备,其中,所述从设备与主设备通过SPI接口连接,所述SPI接口包括SCLK引脚、MISO引脚、MOSI引脚和CS引脚,当所述CS引脚为第一逻辑电平时,所述SPI接口工作;当所述CS引脚为第二逻辑电平时,所述SPI接口不工作,其特征在于,所述主设备发送的SPI指令的位宽的N倍等于所述从设备支持的SPI指令的位宽,N为大于等于2的自然数,所述从设备包括:计数器,其使能端与所述CS引脚相连,其输入端与所述SCLK引脚相连,当所述CS引脚由第二逻辑电平跳变为第一逻辑电平时,使所述计数器开始计数;当所述CS引脚由第一逻辑电平跳变为第二逻辑电平时,使所述计数器停止计数;所述计数器从所述SCLK引脚每检测到一个时钟周期计数值就+1;若计数值小于等于预定计数值,则所述计数器的输出端输出第一逻辑电平;若计数值大于所述预定计数值,则所述计数器的输出端输出第二逻辑电平;第一逻辑运算模块,其第一输入端与所述CS引脚相连,其第二输入端与所述计数器的输出端相连,当所述CS引脚为第一逻辑电平且所述计数器的输出端输出第一逻辑电平时,所述第一逻辑运算模块的输出端输出第一逻辑电平;否则,所述第一逻辑运算模块的输出端输出第二逻辑电平;SPI处理模块,其使能端与所述第一逻辑运算模块的输出端相连,当所述第一逻辑运算模块的输出端输出第一逻辑电平时,使所述SPI处理模块接收由所述主设备经所述MOSI引脚发送的SPI指令;当所述第一逻辑运算模块的输出端输出第二逻辑电平时,使SPI处理模块停止接收由所述主设备经所述MOSI引脚发送的SPI指令。
全文数据:
权利要求:
百度查询: 上海芯联芯智能科技有限公司 支持多条SPI指令拼接为完整SPI指令的从设备
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。