申请/专利权人：德克萨斯仪器股份有限公司

申请日：2018-04-27

公开（公告）日：2024-04-16

公开（公告）号：CN108803557B

主分类号：G05B23/02

分类号：G05B23/02

优先权：["20170502 US 15/584,550"]

专利状态码：有效-授权

法律状态：2024.04.16#授权;2020.05.15#实质审查的生效;2018.11.13#公开

摘要：本申请公开了具有信号链锁步的用于高完整性的功能安全应用的装置。一种用于提供安全临界值126的集成电路IC芯片例如，图1100和图2200包括第一处理路径和第二处理路径，第一处理路径102包括第一处理元件204，并且第一处理路径102经耦合以在第一输入引脚114上接收第一输入信号122并且提供第一输出信号118，该第一输出信号118在输出引脚112上提供安全临界值。第二处理路径104包括第二处理元件224，并且第二处理路径104经耦合以接收第二输入信号122或124并且提供第二输出信号120。第一处理路径和第二处理路径相互独立。IC芯片上的智能比较器105接收第一输出信号和第二输出信号，并且响应于第一输出信号和第二输出信号之间的差达到可配置阈值图4，408而启动补救措施。

主权项：1.一种用于提供安全临界值的集成电路芯片即IC芯片，所述IC芯片包含：第一处理路径，其包含第一处理元件，所述第一处理路径经耦合以在第一输入引脚上接收第一输入信号并且在输出引脚上提供第一输出信号，所述第一输出信号提供所述安全临界值；第二处理路径，其包含第二处理元件，所述第二处理路径经耦合以接收第二输入信号并且提供第二输出信号，所述第一处理路径和所述第二处理路径相互独立；以及智能比较器，其接收所述第一输出信号和所述第二输出信号，并且包括被配置为基于所述第一输出信号的转变来启动计数的计数器，其中所述智能比较器响应于在所述第二输出信号的相应转变之前所述计数达到第一阈值而启动补救措施，所述第一阈值是可配置的。

全文数据：具有信号链锁步的用于高完整性的功能安全应用的装置技术领域[0001]公开的实施例一般涉及提供功能安全应用的领域。更具体地，而不是通过任何限制方式，本公开针对具有信号链锁步的用于高完整性的功能安全应用的装置和方法。背景技术[0002]用在功能安全应用中的集成电路1C芯片需要对随机故障具有高覆盖率，IC芯片通常实现许多不同的功能，其可以包括安全临界功能，即临界控制功能，连同其他非临界功能，例如数据记录、人机接口等。1C芯片需要提供用于临界控制功能的最高安全完整性、对非临界功能的较低安全完整性，以及技术以确保在较高安全完整性等级功能上不受较低安全完整性等级功能的干扰。即当系统仍然能够可靠地执行安全临界功能时，例如，当在非临界功能的执行期间瞬态故障发生时，在非临界功能中的误差期间系统不应自动进入安全状〇发明内容[0003]公开的实施例在使用单芯片的故障检测中提供改进，该单芯片在整个信号链中提供冗余，而不是仅在特定组件中提供冗余。通过在使用的硬件设计、工具集或算法中提供改进的覆盖率以对抗漏洞bug，不同信号链之间的多样性可以对系统误差提供附加风险降低。公开的实施例可以提供经预先认证以满足高安全完整性等级的芯片。[0004]一方面，公开了用于提供安全临界值的集成电路（1C芯片的一个实施例。1C芯片包括第一处理路径，其包含第一处理元件，第一处理路径经耦合以在第一输入引脚上接收第一输入信号并且在输出引脚上提供第一输出信号，第一输出信号提供安全临界值;第二处理路径，其包含第二处理元件，第二处理路径经耦合以接收第二输入信号并且提供第二输出信号，第一处理路径和第二处理路径相互独立；以及智能比较器，其接收第一输出信号和第二输出信号，并且响应于第一输出信号和第二输出信号之间的差达到可第一阈值而启动补救措施，第一阈值是可配置的。附图说明[0005]本公开的实施例在附图的图片中以示例的方式说明，而不是以限制的方式说明，在附图中，类似的参考指示相似的元件。应当注意，本公开中对“一个an或one”实施例的不同参考不一定是相同的实施例，并且这种参考可以意为至少一个。此外，当结合实施例描述特定特征、结构或特点时，无论是否明确地描述，其主张结合其他实施例实现这种特征、结构或特点是在本领域技术人员的知识范围内。如本文所使用的，术语“耦合couple或者couples”意在间接或直接电连接，除非有资格作为可包括无线连接的“可通信耦合”。因此，如果第一设备耦合到第二设备，则该连接可以是通过直接电连接，或者通过经由其他设备和连接的间接电连接。[0006]附图被纳入并且形成该说明的一部分，以说明本公开的一个或更多个示例性实施例。本公开的各种优点和特征将结合所附权利要求并且参照所附的附图图片从下面的详细说明书来理解：[0007]图1描绘了根据本公开的一个实施例的集成电路芯片的示例；[0008]图2描绘了根据本公开的一个实施例的集成电路芯片的更详细的示例；[0009]图3描绘了根据本公开的一个实施例的集成电路芯片的示例；[0010]图4A描绘了根据本公开的一个实施例由智能比较器进行比较的示例；[0011]图4B描绘了根据本公开的一个实施例由智能比较器进行比较的示例；[0012]图5描绘了根据现有技术用于提供安全临界值的系统的示例。[0013]图6描绘了根据现有技术用于提供安全临界值的系统的示例；以及具体实施方式[0014]现在将参照附图详细描述本发明的具体实施例。在下面对本发明的实施例的详细描述中，阐述了许多具体的细节，以便提供更全面地理解本发明。然而，对本领域中的一个普通技术人员显而易见的是，在没有这些具体细节的情况下可以实行本发明。在其他情况下，尚未详细描述众所周知的特征，以避免不必要地复杂的描述。[0015]安全完整性等级SIL和汽车安全完整性等级ASIL是安全相关系统在规定的一段时间内在所有指定的条件中圆满地执行所要求的安全功能的能力的认证。当实施新的安全相关系统时，例如，在新的交通工具设计中，检查员必须根据系统的SIL和或ASIL顺应性提供认证的等级。四个ASIL等级被定义为ASILA、ASILB、ASILC、ASILD，其中ASILD指示对系统的最高完整性要求并且ASILA指示最低完整性要求。类似地，SIL等级1-4被定义，其中SIL4是最可靠的，SIL1是最不可靠的。通常，为了实现更高等级的认证，冗余等级必须在系统的元件中，以便提供误差校验的附加等级。[0016]图5描绘了根据现有技术用于提供安全临界控制值的系统500的高等级示意图;在一个示例实施例中，系统500控制安全临界电机。系统500可以通过使用一个或更多个致动器控制电机的操作，并且通过传感器从电机接收反馈，使得可以不断更新电机的操作。系统500利用具有并行运行的一对锁步同构CPU502、504的1C芯片。CinJ502被认为是将对电机提供控制的初级处理器，而CPU504被用于双重校验CPU502的操作，并且操作为CPU502从属。感测元件506、5〇8可以用于将冗余反馈提供至CPU502,其中CPU502为平等交叉校验感测元件506、508并且将输入提供至CPU504。来自CPU502的输出值被提供至控制器510、512，使得控制器510、512可以提供最终控制信号。控制器510提供由受控系统利用的控制信号，而控制器512再次起作用以提供控制器510的准确性的验证。值得注意地，诸如系统500的锁步系统包括公共总线接口和需要被分别验证安全临界功能的其他公共组件。[0017]可以利用比较器未具体显示）比较CPU502、504的输出，并且如果输出值互相不一致，则提供误差信号。类似地，可以利用第二比较器以比较控制器510、512的输出信号，并且当输出信号互相不一致时提供误差信号。可以利用这些误差信号中的任何一个将受控系统置于安全模式中。可以认识到，将由CPU502从传感器接收类似的值并且传递给CPU504，并由CPU502将相同的值传递给控制器510、512二者。因为如此，由比较器执行的交叉校验是值的简单比较。在这些传统系统中，只有处理元件通过基于硬件的比较逻辑被验证。[0018]如图6所示用于提供安全临界值的另一个系统600。系统600包括1C芯片602、604;1C芯片602、604中的每个包含从传感器输入到控制输出的整个处理路径。1C芯片602在输入引脚603上接收来自传感器620的输入，并且在输出引脚607上提供输出信号。类似地，1C芯片604在输入引脚605上接收来自传感器622的输入，并且在输出引脚609上提供输出信号。在现场可编程门阵列FPGA似4处接收来自1C芯片6〇2、604的输出值，该FPGA624被编程为比较器以比较输出值。FPGA6M的输入6况接收1C芯片602的输出值，以及输入628接收1C芯片604的输出值。由于模拟传感器和传感器处理的行为，最终输出可能会有差异。因此，在输出处的比较器需要足够智能，以理解在可接受的误差和不可接受的误差之间的差异和区另IJ。如果输入626与输入6¾相一致（即可接受的误差），则在输出630处提供新值并且作为控制信号634被发送;如果输入626与输入628不一致（S卩不可接受的误差），则设置误差标记632，并且使系统进入安全模式。[0019]1C芯片602、604中的每个内都是模数转换器ADC606,其包括采样和保持硬件608、ADC610和结果寄存器eiLIC芯片6〇2、604中的每个还包括CPU614和控制器，该控制器在所示实施例中是脉冲宽度调制器PWM616。为了确保1C芯片602与1C芯片604之间的紧密同步，IC芯片602、604中的每个还包含同步模块618。两个同步模块618使用由串行外围接口（SPI识别的串行通信来彼此通信。同步模块618保持两个1C芯片同步以允许输出信号由FPGA比较。用于传感器元件的硬件冗余例如，ADC606和致动器功能例如，PWM616也使用软件被交叉校验以比较冗余元件并且确保无故障运行。系统600提供整个信号链的冗余。[0020]现在参考图1，描绘了用于提供安全临界值的1C芯片100的高等级视图。1C芯片100包含初级路径102和次级或参考路径104二者，该初级路径102能够在输入引脚108上接收来自传感器114的输入122并且提供控制信号118,该控制信号118在输出引脚112上作为控制信号126输出，该次级或参考路径104能够在输入引脚110上接收来自传感器116的输入信号124并且提供第二控制信号120。1C芯片100还包含比较器106,其从初级路径102和参考路径104二者接收控制信号118、120,以确保控制信号118的可靠性。如果来自初级路径102和参考路径104的输出在可接受的范围内不匹配，则比较器106能够启动补救措施以确保安全。在公开的体系结构中，仅代替特定元件中的冗余，利用由两个途径共享的总线和其他元件，完整的信号链是冗余的，并且由基于硬件的比较器106验证PWM输出。在一个实施例中，这种比较发生在每一个P丽转变中，并且导致锁步PWM输出，尽管将理解到，在不偏离所公开的实施例的情况下，这种比较可以基于触发器而非每个PWM转变。在一个实施例中，初级路径102、参考路径104二者以及比较器都在硬件中实现。[0021]本公开的实施例实现了信号链锁步SCL，其为所有模块和总线实现安全临界功能提供硬件冗余，以提供最高的安全完整性等级控制功能。所有冗余安全临界模块通过在输出处使用比较器106被验证正确地操作。非临界功能不由SCL保护并且可以在没有锁步情况下执行。在一个示例实施例中，初级路径102和参考路径104二者都包括在独立、可信、安全的环境中，使得所有临界功能都被保护。非临界功能可以在不安全的环境中执行，从而防止这些非临界功能千扰临界功能。防止由非临界功能干扰临界功能的操作的机制可以包括，例如存储器所有权、外围设备所有权等，但这些机制在本申请的范围之外，并且不进一步讨论。[0022]可以注意的是，在SIL或ASIL标准下的认证期间，1C芯片需要证明减轻随机故障的能力。由于在控制系统完全故障注入中所涉及的计算复杂性，故障注入通常在关注的某些领域被最大化。使用公开的完整信号路径冗余的方法，证明减轻随机故障的能力变的比用具有硬件冗余但共享公共总线基础结构的模块的锁步系统更容易。[0023]公开的1C芯片100的另一个优点是能够选择不同的处理器和或产生相同或几乎相同结果的不同算法，在初级路径102和参考路径104中使用异构处理器或算法改进解决方案的多样性，并且能够提供经改进的覆盖率以防来自硬件设计、指令集体系结构、代码生成工具和算法中的漏洞的系统故障。[0024]图2更详细地描绘了用于提供安全临界值的示例1C芯片200。如上所述，SCL的实现包括整个信号链的完整冗余，从输入到计算到输出，以及最后冗余输出的比较;控制器206可以是PWM，虽然将认识到，其他类型的控制信号也可以被产生。在IC芯片200中，初级路径102包括感测转换元件202、处理元件204和控制器206。虽然ADC在示例实施例中被利用，将被理解的是，感测转换元件也可以是输入捕捉CAP、正交编码器接口（QEp或者己知或当前未知的任何其他类型的感测转换元件。在一个实施例中，感测转换元件202包括采样和保持硬件2〇8、ADC210和结果寄存器W2。这些硬件组件一起从一个或更多个传感器接收经采样的模拟信号，并且将模拟信号转换为数字信号214。处理元件204提供数字信号214的处理，以将经处理的信号216提供至控制器2〇6,并且控制器2〇6将所得脉冲宽度调制信号作为控制信号118提供。控制器2〇6的控制信号118被提供至输出引脚112作为控制信号126并且被提供至智能比较器105。在一个实施例中，比较器在可配置逻辑块CL®中实现，虽然比较器也可以在硬件中实现。智能比较器1〇5被配置为包括两个输入240、242和响应107。如图所示，输入240接收初级路径1〇2的控制信号II8,并且输入242接收参考路径104的控制信号120。与初级路径102相似，参考路径104包括控制器226、处理元件224和感测转换元件222;感测转换元件222包括采样和保持硬件228、ADC230和结果寄存器232。感测转换元件222接收输入信号124,并且将数字信号234提供至处理元件224。处理元件224处理信号并且将经处理的信号236提供至控制器226。控制器226的控制信号120被提供至智能比较器105的输入242。可注意地，到处理元件2〇4和处理元件224的输入从不同的感测转换元件202、222被驱动，处理元件2〇4和处理元件M4被物理地分离并且将驱动两个不同的控制器206、226。[0025]每个控制器206、226的输出都表示相应路径的整个信号链的功能。如果作为信号链的一部分的任何子系统都有故障，输出将反映该故障，并且将用比较逻辑检测。在检测故障时，比较逻辑使系统进入安全状态，并且将误差报告给CPU，并且将其外部地报告给系统。当输出是PWM时，所有PWM将在不需要软件参与的情况下被禁用。[0026]在一个实施例中，处理元件204是C28x处理器，以及处理元件224是控制律加速器CLA处理器，两者都由德克萨斯仪器有限公司制造。这两个CPU具有不同的体系结构、指令集和代码生成工具用于实现两种不同的处理路径。在至少一个实施例中，处理元件204利用第一算法以处理从感测转换元件202接收的数字信号，并且处理元件224利用第二算法以处理从感测转换元件222接收的数字信号以提供增加的多样性。这第二算法可以与第一算法不同以提供多样性。使用不同的算法意味着可以使用初级路径102和参考路径104来实现稍微不同的答案。用于最终输出的比较器106在240和242处接收输入，并且比较器106是智能比较器，其提供的不止是由控制器206、226提供的值的简单比较。[0027]当输出是经脉冲宽度调制的信号时，比较器106将比较PWM输出，并且可以执行以下中的一个或更多个：L〇〇28」•检测非法条件，例如，功率放大器的高侧和低侧驱动被同时驱动为高；[0029]♦当PWM输出在可配置的时间段保持为低时进行检测；以及[0030]•校验冗余PWM对的上升和下降转变是处于可配置的时期内。[0031]还可以根据需要或期望检测其他条件。提供的可配置的时期，以便适应来自以下的变化：[0032]•传感器，如果使用多个传感器；[0033]•经采样的模拟信号；[0034]#CPU204、224的多样性，例如，体系结构、指令的二进制编码、代码生成工具和可选源代码。[0035]物理系统，诸如电机，可以容忍PWM中的一定量的可变性。可配置的时期可被编程为小于系统容差的值。[0036]图1和图2的基本结构的变化在图3中描绘。图3描绘了用于提供安全临界值的1：芯片300的实施例，其中利用单个传感器114以将输入提供至感测转换元件202和感测转换元件222二者。当使用单个传感器时，然后在输入引脚10S上接收的信号被映射到感测转换元件202和感测转换元件222二者。1C芯片300进一步说明了一个实施例，其中交叉校验模块302用软件校验感测转换元件202、222的数字信号214、234。类似地，交叉校验模块304将交叉校验由处理元件224提供的经处理的信号216以防由处理元件204提供的经处理的信号236。处理元件之间的同步将被需要以说明信号链每次执行的累积误差。以这种方式，可以在路径中提供多样性，而不在比较器106处引入意外的误差。在单个实施例中使用不同的变化例如，使用单个传感器以提供对于处理路径二者的输入和在示例实施例中使用交叉校验模块），并不意味着这些元件必须总是一起利用，因为这些变化的使用是彼此独立的。[0037]图4A描绘了当针对具有多样性特征和可编程阈值容差的路径与冗余PWM—起使用时，由比较器106可以进行的比较的示例。PWM信号402由控制器206产生，并且PWM信号404由控制器226产生。在该示例中，PWM信号402、404中的一个的每个上升沿或下降沿启动比较器计数器406。在所示示例中，PWM信号404的上升沿启动比较器计数器406以开始以已知速率上升，然后PWM信号402的上升沿将比较器计数器406重置为零。接着，信号402的下降沿启动比较器计数器406以再次开始上升，并且PWM信号404的下降沿使比较器计数器406重置，以再次回到零。由于比较器计数器406在递增时没有达到阈值408,所以没有检测到故障。PWM信号404的下一个上升沿再次启动比较器计数器406以开始上升。在这种情况下，在另一个上升或下降沿可使比较器计数器406重置以返回到零之前，计数器4〇6达到阈值40S。这触发了补救措施，其典型地跳脱trip所有PWM并且将芯片置于安全模式中。[0038]图4B描绘了另一个示例实施例，也使用P丽信号。在图4B的实施例中，示出了由初级路径产生的信号PWMpri410和由冗余路径产生的信号PWMref412,连同检测到的事件414和关于阈值418的比较器计数器416的值。检测到的事件414描绘计数器为活动的时间段。在这个实施例中，计数器416在任一路径中检测的第一边沿上开始，无论那边沿是上升还是下降。然后，逻辑查找相反路径上的匹配边沿，即，如果初始边沿正上升，则匹配边沿也将上升，并且如果在信号PWMref上检测到第一边沿，则将在信号PWMpri上查找匹配边沿。相反路径上的下降沿被忽略。一旦检测到相反路径上的匹配边沿，则重置计数器416。当在任一路径中检测到下一边沿时，将再次启动计数器416;然后，逻辑在相反的路径中搜索匹配边沿。在所示的示例中，每个上升或下降沿己用字母A-H注释。在点A处检测到PWMPRI410上的上升沿，并且开始计数器416。在点B处的PWMref412上的下一边沿是上升沿，所以计数器416被重置。在点C处检测到PWMpri410上的下降沿，并且再次开始计数器416。在点D处的PWMpri410上的上升沿被忽略，因为逻辑当前正在寻找PWMref412上的下降沿。在点E处检测到PWMref412上的下降沿，并且计数器416被重置。下一边沿是在点F处的PWMref412上的上升沿，并且开始计数器416。在点G处，检测到PWMpri410上的下降沿，但是被忽略，因为逻辑正在寻找PWMpri410上的上升沿。在点H处，在PWMpri410上检测到上升沿，并且计数器416被重置。没有时间达到阈值418。应当理解，其它实施例可以包含本文未提及的比较，因为所进行的准确比较对于所公开的实施例的操作并不是决定性的。当然，在提供除了PWM信号之外的输出信号的实施例中，比较的类型可以不同于所示的那些类型。可注意地，这些说明并不意味着提供对可以进行的任何比较的限制，而仅仅是为了说明当引入多样性时可以利用阈值对1C芯片提供稳健性的方法。[0039]公开的实施例为临界输入和输出外围设备提供硬件冗余以及总线，该总线允许在CPU与外围设备之间通信。这些实施例还允许使用用于提供输出信号的多种处理元件和或算法，并且提供能够进入安全状态的智能比较器，而不涉及软件，例如，通过跳脱PWM输出和在有可能违反安全目标时标记误差。所公开的实施例的益处包括更快的故障检测，其在具有严格控制回路定时的系统中能够安全，并且具有更好的故障覆盖率。利用在硬件中实现的初级路径和冗余路径二者，公开的实施例具有最小的性能影响，并且留出可用于应用任务而不是处理器诊断的处理器性能。使用公开的实施例，存储器影响也最小，因为片上的存储器可以用于应用，而不是处理器诊断。公开的1C芯片提供了易于集成到开发的系统中，通过消除集成复杂软件的需要，改进上市时间。因为所公开的1C芯片可以被预先认证以满足特定的SIL和ASIL等级，用户可以花费更短的时间向审计师证明处理器安全解决方案，为应用开发留出更多时间。[0040]虽然己经详细地示出和描述了各种实施例，但权利要求并不局限于任何特定的实施例或示例。在一个实施例中所示的元件不限于示出这些元件的环境，并且可以与其他实施例中所示的元件相结合。上述详细说明书不应被解读为暗示任何特定组件、元件、步骤、动作或功能是必要的，使得其一定包括在权利要求范围内。除非明确陈述，对单数中的元件的参考并不意指“一个且仅一个”意思，而是“一个或更多个”。本领域中那些普通技术人员所知道的上述实施例的元件的所有结构和功能的等效物通过参考被明确地纳入本文，并且意指被包含在本权利要求中。因此，本领域的技术人员将认识到，本文描述的示例性实施例可以在所附的权利要求的精神和范围内与各种修改和改变一起被实践。

权利要求：1.一种用于提供安全临界值的集成电路芯片即1C芯片，所述1C芯片包含：第一处理路径，其包含第一处理元件，所述第一处理路径经耦合以在第一输入引脚上接收第一输入信号并且在输出上提供第一输出信号，所述第一输出信号提供所述安全临界值；第二处理路径，其包含第二处理元件，所述第二处理路径经耦合以接收第二输入信号并且提供第二输出信号，所述第一处理路径和所述第二处理路径相互独立;以及智能比较器，其接收所述第一输出信号和所述第二输出信号，并且响应于所述第一输出信号和所述第二输出信号之间的差达到第一阈值而启动补救措施，所述第一阈值是可配置的。2.根据权利要求1所述的用于提供安全临界值的1C芯片，其中所述第一处理元件和所述第二处理元件由于不同的硬件、不同的代码生成工具和不同的算法中的至少一个而彼此不同。3.根据权利要求2所述的用于提供安全临界值的1C芯片，进一步包含第一交叉校验模块，其经耦合以比较所述第一处理路径中的第一数字信号和所述第二处理路径中的第二数字信号，并且执行在所述第一处理元件和所述第二处理元件之间的同步，以说明在所述第一处理路径和所述第二处理路径的重复执行期间的累积误差。4.根据权利要求3所述的用于提供安全临界值的1C芯片，其中所述第一数字信号和所述第二数字信号从第一传感器接收。5.根据权利要求1所述的用于提供安全临界值的1C芯片，其中：所述第一处理路径进一步包含第一感测转换元件和第一控制器，所述第一感测转换元件经耦合以接收所述第一输入信号并且将第一数字信号提供至所述第一处理单元，所述第一控制器经耦合以从所述第一处理单元接收第一经处理信号并且将所述第一输出信号提供至所述输出引脚并提供至所述智能比较器;以及所述第二处理路径进一步包含第二感测转换元件和第二控制器，所述第二感测转换元件经耦合以接收所述第二输入信号并且将第二数字信号提供至所述第二处理单元，所述第二控制器经耦合以从所述第二处理单元接收第二中间信号并且将所述第二输出信号提供至所述智能比较器。6.根据权利要求5所述的用于提供安全临界值的1C芯片，其中所述第一控制器和所述第二控制器是脉冲宽度调制器即PWM。7.根据权利要求6所述的用于提供安全临界值的1C芯片，其中所述第一感测转换元件和所述第二感测转换元件各自包含从包含以下的组中选择的元件：模拟到数字转换器即ADC、输入捕捉即CAP和正交编码器接口。8.根据权利要求7所述的用于提供安全临界值的1C芯片，其中所述智能比较器进一步经耦合以响应于非法条件而启动所述补救措施。9.根据权利要求8所述的用于提供安全临界值的1C芯片，其中所述智能比较器进一步经耦合以响应于所述第一输出信号在可配置的时间段保持为低而启动所述补救措施。10.根据权利要求6所述的用于提供安全临界值的1C芯片，其中所述智能比较器经耦合以在每个PWM转变处执行比较。

百度查询： 德克萨斯仪器股份有限公司 具有信号链锁步的用于高完整性的功能安全应用的装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD