申请/专利权人:苏州异格技术有限公司
申请日:2023-12-26
公开(公告)日:2024-04-02
公开(公告)号:CN117807948A
主分类号:G06F30/392
分类号:G06F30/392;G06F30/398
优先权:
专利状态码:在审-实质审查的生效
法律状态:2024.04.19#实质审查的生效;2024.04.02#公开
摘要:本发明涉及芯片设计技术领域,公开了顶层网表文件的生成方法、装置、计算机设备及存储介质,顶层网表文件的生成方法包括:获取目标芯片的寄存器传输级文件和芯片版图文件;根据寄存器传输级文件和芯片版图文件,构建第一芯片顶层模型;根据在第一芯片顶层模型中获取的实例名称列表和端口信息,将获取到的顶层连接关系表中的目标表达式展开为多种连接关系;顶层连接关系表包括多条目标表达式;根据多种连接关系,对第一芯片顶层模型中的目标对象进行连接,得到第二芯片顶层模型;将第二芯片顶层模型输出为顶层网表文件,其中,目标对象为第一芯片顶层模型待连接的对象。本发明生成顶层网表文件的过程简单,效率较高。
主权项:1.一种顶层网表文件的生成方法,其特征在于,所述方法包括:获取目标芯片的寄存器传输级文件和芯片版图文件;其中,所述寄存器传输级文件表示用于存储寄存器之间的逻辑功能电路的文件,所述芯片版图文件为存储所述目标芯片的电路版图的文件;根据所述寄存器传输级文件和所述芯片版图文件,构建第一芯片顶层模型;其中,所述第一芯片顶层模型表示对所述寄存器传输级文件和所述芯片版图文件中的模块和引脚进行实例化的模型;根据在所述第一芯片顶层模型中获取的实例名称列表和端口信息,将获取到的顶层连接关系表中的目标表达式展开为多种连接关系;所述顶层连接关系表为所述目标芯片在设计时确定的顶层连接关系列表;所述顶层连接关系表包括多条目标表达式;根据所述多种连接关系,对所述第一芯片顶层模型中的目标对象进行连接,得到第二芯片顶层模型;将所述第二芯片顶层模型输出为顶层网表文件,其中,所述目标对象为所述第一芯片顶层模型待连接的对象。
全文数据:
权利要求:
百度查询: 苏州异格技术有限公司 顶层网表文件的生成方法、装置、计算机设备及存储介质
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。