申请/专利权人：深圳云豹智能有限公司

申请日：2022-03-07

公开（公告）日：2024-04-02

公开（公告）号：CN117806522A

主分类号：G06F3/06

分类号：G06F3/06;G06F9/54

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.19#实质审查的生效;2024.04.02#公开

摘要：本申请提供一种数据读取方法、缓存器及集成电路。所述数据读取方法基于一缓存器。所述缓存器包括并行连接于CPU的第一缓存结构和第二缓结构。缓存器的第一缓存结构和第二缓结构并行连接于CPU，可以使得CPU发送的数据读取请求都能同时到达缓存器的各级缓存结构中。所述数据读取方法将第一缓存结构配置为可以在与CPU的数据读取请求处于同一时钟周期就作出命中或缺失判定结果的响应。本申请数据读取方法在时序上可以节省一个时钟周期，进而能够减少数据读取时间，降低数据读取延迟。

主权项：1.一种数据读取方法，其特征在于，该方法应用于缓存器，所述缓存器包括分别与中央处理器CPU连接的第一缓存结构和第二缓存结构，所述方法包括：所述第一缓存结构和所述第二缓存结构分别在第一时钟周期接收所述CPU发送的用于表示读取目标数据的目标数据读取请求；若所述第一缓存结构在所述第一时钟周期针对所述目标数据读取请求的判定结果为命中，则所述第一缓存结构向所述第二缓存结构发送表示所述第一缓存结构存储目标数据的第一判定结果，并读取所述目标数据以向所述CPU发送所述目标数据；当所述第二缓存结构接收到所述第一判定结果时，所述第二缓存结构依据所述第一判定结果中止在第二时钟周期针对所述目标数据读取请求的判定；若所述第一缓存结构在所述第一时钟周期针对所述目标数据请求的判定结果为缺失，则向所述第二缓存结构发送用于表示所述第一缓存结构缺失所述目标数据的第二判定结果；当所述第二缓存结构接收到所述第二判定结果并且在第二时钟周期针对所述目标数据请求的判定结果为命中时，则所述第二缓存结构读取所述目标数据以向所述CPU发送所述目标数据；当所述第二缓存结构接收到所述第二判定结果并且在第二时钟周期针对所述目标数据请求的判定结果为缺失时，则向ROM发送用于表示所述第二缓存结构缺失所述目标数据的第三判定结果，以从所述ROM读取所述目标数据；其中，所述第二时钟周期是与所述第一时钟周期相邻的下一时钟周期。

全文数据：

权利要求：

百度查询： 深圳云豹智能有限公司 数据读取方法、缓存器及集成电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD