申请/专利权人：苏州华兴源创科技股份有限公司

申请日：2024-01-12

公开（公告）日：2024-04-09

公开（公告）号：CN117850540A

主分类号：G06F1/12

分类号：G06F1/12;G06F11/273;G06F11/22;G06F15/78

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.26#实质审查的生效;2024.04.09#公开

摘要：本申请涉及芯片测试技术领域，特别是涉及一种芯片测试机时钟同步方法、装置、电子设备、存储介质。芯片测试机包括主背板以及若干个从背板，主背板包括高精度时钟芯片以及第一可编程逻辑芯片，方法包括：响应于进行时钟同步处理的指令，配置并发送预设频率的低频检测时钟信号；当检测到低频检测时钟信号时，基于高精度时钟芯片配置目标频率的高精度时钟信号，目标频率高于预设频率；当验证第一可编程逻辑芯片和第二可编程逻辑芯片当前获取的时钟信号满足预设的状态约束条件时，基于高精度时钟芯片发送高精度时钟信号至第一可编程逻辑芯片和第二可编程逻辑芯片，以完成所有测试板卡的时钟同步。采用本方法能够时钟同步处理的精度和稳定性。

主权项：1.一种芯片测试机时钟同步方法，其特征在于，所述芯片测试机包括主背板以及若干个从背板，所述主背板以及所述从背板均通讯连接有多个测试板卡，所述主背板包括高精度时钟芯片以及第一可编程逻辑芯片，所述从背板包括第二可编程逻辑芯片，所述方法包括：响应于对多个所述测试板卡进行时钟同步处理的指令，基于所述高精度时钟芯片配置并发送预设频率的低频检测时钟信号至所述第一可编程逻辑芯片和所述第二可编程逻辑芯片；当所述第一可编程逻辑芯片检测到所述低频检测时钟信号时，基于所述高精度时钟芯片配置目标频率的高精度时钟信号，所述目标频率高于所述预设频率；当验证所述第一可编程逻辑芯片和所述第二可编程逻辑芯片当前获取的时钟信号满足预设的状态约束条件时，基于所述高精度时钟芯片发送所述高精度时钟信号至所述第一可编程逻辑芯片和所述第二可编程逻辑芯片，以完成所有所述测试板卡的时钟同步。

全文数据：

权利要求：

百度查询： 苏州华兴源创科技股份有限公司 芯片测试机时钟同步方法、装置、电子设备和存储介质

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD