申请/专利权人：北京壁仞科技开发有限公司;上海壁仞科技股份有限公司

申请日：2024-03-06

公开（公告）日：2024-04-09

公开（公告）号：CN117850736A

主分类号：G06F7/498

分类号：G06F7/498

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.26#实质审查的生效;2024.04.09#公开

摘要：本公开提供一种乘法电路模块与乘法运算方法。乘法电路模块中的数据路径控制电路用以：在第一运算期间，通过第一输入路径将第一比特数据与第二比特数据输入至第一乘法器、第二乘法器及第三乘法器中的至少一第一目标乘法器，以执行第一乘法运算；以及在第二运算期间，通过第二输入路径将第一比特数据与第二比特数据输入至第一乘法器、第二乘法器及第三乘法器中的至少一第二目标乘法器，以执行第二乘法运算。乘法电路模块中的辅助运算电路用以根据第一目标乘法器和或第二目标乘法器的输出产生第三比特数据，可以针对乘法电路模块及其乘法运算机制进行优化。

主权项：1.一种乘法电路模块，包括：第一乘法器；第二乘法器；第三乘法器；辅助运算电路，连接至所述第一乘法器、所述第二乘法器及所述第三乘法器；以及数据路径控制电路，连接至所述第一乘法器、所述第二乘法器及所述第三乘法器；其中，所述第一乘法器的第一输入位宽、所述第二乘法器的第二输入位宽及所述第三乘法器的第三输入位宽各不相同，所述数据路径控制电路用以：接收第一比特数据与第二比特数据；在第一运算周期，通过第一输入路径将所述第一比特数据与所述第二比特数据输入至所述第一乘法器、所述第二乘法器及所述第三乘法器中的至少一第一目标乘法器，以执行第一乘法运算；以及在第二运算周期，通过第二输入路径将所述第一比特数据与所述第二比特数据输入至所述第一乘法器、所述第二乘法器及所述第三乘法器中的至少一第二目标乘法器，以执行第二乘法运算，其中，所述第一输入路径不同于所述第二输入路径，所述辅助运算电路用以根据所述至少一第一目标乘法器在所述第一运算周期中的第一输出与所述至少一第二目标乘法器在所述第二运算周期中的第二输出的其中之一产生第三比特数据。

全文数据：

权利要求：

百度查询： 北京壁仞科技开发有限公司;上海壁仞科技股份有限公司 乘法电路模块与乘法运算方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD