申请/专利权人：中国科学院微电子研究所

申请日：2018-11-28

公开（公告）日：2024-04-09

公开（公告）号：CN111241767B

主分类号：G06F30/39

分类号：G06F30/39

优先权：

专利状态码：有效-授权

法律状态：2024.04.09#授权;2020.06.30#实质审查的生效;2020.06.05#公开

摘要：本发明提供一种亚阈值电路信号平衡路径的延时优化方法及装置，先获取待优化亚阈值电路所引用的各逻辑单元的栅长‑延时数据，由该数据确定出可利用反短沟道效应提高性能的逻辑单元组成的第一单元集合；而后，进行待优化亚阈值电路的信号平衡路径的延时分析，获得不匹配的信号平衡路径，将不匹配的信号平衡路径中需要缩短延时的作为第一路径；再确定出第一路径中归属于第一单元集合的逻辑单元，将此类逻辑单元作为第一类型延时单元；最后，通过栅长调整，进行信号平衡路径的延时优化，对第一类延时单元进行栅长增加，从而可以利用反短沟道效应降低延时，提高器件单元的性能，并且提高电路设计的鲁棒性。

主权项：1.一种亚阈值电路信号平衡路径的延时优化方法，其特征在于，所述优化方法包括：获得待优化亚阈值电路所引用的各逻辑单元的栅长-延时数据，并根据所述栅长-延时数据，确定由可利用反短沟道效应提高性能的逻辑单元组成的第一单元集合，其中，所述栅长-延时数据为变化的栅长与相应的延时的映射数据，若逻辑单元的所述栅长-延时数据中具有栅长大于初始栅长且延时小于初始延时的数据区，则逻辑单元为可利用反短沟道效应提高性能的逻辑单元；进行所述待优化亚阈值电路的信号平衡路径的延时分析，以获得不匹配的信号平衡路径，所述不匹配的信号平衡路径包括需要缩短延时的第一路径，所述第一路径由连接的逻辑单元组成；确定所述第一路径中归属于所述第一单元集合的逻辑单元为第一类型延时单元；通过栅长调整，进行信号平衡路径的延时优化，其中，在所述第一类型延时单元中进行栅长增加；所述不匹配的信号平衡路径包括需要增加延时的第二路径，所述第二路径由连接的逻辑单元组成；所述获得待优化亚阈值电路所引用的各逻辑单元的栅长-延时数据的步骤中，还包括：确定由可降低能耗的逻辑单元组成的第二单元集合，其中，若逻辑单元的所述栅长-延时数据中具有延时大于初始延时的数据区，则逻辑单元为可降低能耗的逻辑单元；所述确定所述第一路径中归属于所述第一单元集合的逻辑单元为第一类型延时单元的步骤中，还包括：确定所述第二路径中归属于所述第二单元集合的逻辑单元为第二类型延时单元；所述进行信号平衡路径的延时优化的步骤中，在所述第二类型延时单元中，若逻辑单元的初始栅长小于栅长-延时数据中的临界点栅长，则进行栅长的减小，否则，进行栅长的增加。

全文数据：

权利要求：

百度查询： 中国科学院微电子研究所 一种亚阈值电路信号平衡路径的延时优化方法及装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD