申请/专利权人：西安电子工程研究所

申请日：2023-12-11

公开（公告）日：2024-04-05

公开（公告）号：CN117826932A

主分类号：G06F1/02

分类号：G06F1/02;G06F1/04;G06F15/78

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.23#实质审查的生效;2024.04.05#公开

摘要：本发明涉及一种消除DDS相位抖动的方法及系统，属于雷达技术领域。通过优化频率综合器的时钟分配关系和使用DDS的同步功能来解决分频多相导致的相位抖动。首先，频率综合器内部的FPGA采用晶振产生的基准时钟作为参考，而不再是DDS的SYNC_CLK。然后每次上电后，FPGA将基准时钟发送给DDS的SYNCIN引脚作为同步信号，DDS内部使用SYSCLK对SYNCIN进行采样，当检测到SYNCIN的上升沿，便对其内部分频器进行复位。本发明可以避免DDS内部分频导致的多相问题，可以从根本上解决解决DDS相位抖动的问题。

主权项：1.一种消除DDS相位抖动的方法，其特征在于，包括频率综合器内部的FPGA采用晶振产生的基准时钟作为参考；每次上电后，FPGA将基准时钟发送给DDS的SYNCIN引脚作为同步信号，DDS内部使用SYSCLK对SYNCIN进行采样，当检测到SYNCIN的上升沿，便对其内部分频器进行复位。

全文数据：

权利要求：

百度查询： 西安电子工程研究所 一种消除DDS相位抖动的方法及系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD