申请/专利权人：浏阳泰科天润半导体技术有限公司

申请日：2023-12-12

公开（公告）日：2024-04-12

公开（公告）号：CN117877982A

主分类号：H01L21/336

分类号：H01L21/336;H01L29/06;H01L29/78

优先权：

专利状态码：在审-公开

法律状态：2024.04.12#公开

摘要：本发明提供了一种降低导通电阻的碳化硅LDMOS的制造方法，包括：在碳化硅衬底上外延生长缓冲层，在缓冲层上生长漂移层；在漂移层上方淀积掩模版，蚀刻，离子注入，形成体区；在漂移层和体区上方淀积掩模版，蚀刻，对漂移层进行深槽刻蚀，在沟槽中填充材料，形成超结区；在体区和超结区上方淀积掩模版，蚀刻，对体区和超结区进行离子注入，形成源区和漏区；淀积掩模版，蚀刻，对源区和体区进行蚀刻，形成栅沟槽；在栅沟槽中进行热氧化形成栅极氧化物，淀积多晶硅，形成栅极；淀积掩模版，蚀刻，淀积金属，分别形成源极和漏极，对超结LDMOS结构引入沟槽栅，在通过超结结构保持高击穿电压的同时降低导通电阻，优化器件的导通特性。

主权项：1.一种降低导通电阻的碳化硅LDMOS的制造方法，其特征在于，具体包括如下步骤：步骤1、在碳化硅衬底上外延生长缓冲层，在缓冲层上生长漂移层；步骤2、在漂移层上方淀积掩模版，对掩模版进行蚀刻，形成通孔，通过通孔对进行离子注入，形成体区，去除掩模版；步骤3、在漂移层和体区上方淀积掩模版，对掩模版进行蚀刻，形成通孔，通过通孔对漂移层进行深槽刻蚀，在沟槽中填充材料，去除掩模版，并进行化学机械研磨工艺，形成超结区；步骤4、在体区和超结区上方淀积掩模版，对掩模版进行源漏注入窗口的蚀刻，形成通孔，通过通孔对体区和超结区进行离子注入，形成源区和漏区，去除掩模版；步骤5、淀积掩模版，对掩模版进行栅沟槽窗口的蚀刻，形成通孔，通过通孔对源区和体区进行蚀刻，形成栅沟槽，去除掩模版；步骤6、在栅沟槽中进行热氧化形成栅极氧化物，之后化学气相淀积多晶硅，形成栅极；步骤7、淀积掩模版，对掩模版进行源极漏漏极淀积窗口的蚀刻，形成通孔，通过通孔淀积金属，分别形成源极和漏极。

全文数据：

权利要求：

百度查询： 浏阳泰科天润半导体技术有限公司 一种降低导通电阻的碳化硅LDMOS的制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD