申请/专利权人：惠科股份有限公司

申请日：2024-02-29

公开（公告）日：2024-04-12

公开（公告）号：CN117877439A

主分类号：G09G3/36

分类号：G09G3/36

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.30#实质审查的生效;2024.04.12#公开

摘要：本申请实施例涉及一种像素阵列驱动电路及显示装置，该电路包括：像素阵列、第一预设数量条数据线、第二预设数量条扫描线、数据线驱动模块和扫描线驱动模块，像素阵列中的每行对应两条扫描线，像素阵列中的每个像素包括多个子像素；第一预设数量条数据线中的每条数据线分别对应一列子像素，每行包括第三预设数量个像素集合，每个像素集合包括两个像素子集合，第一像素子集合和第二像素子集合各自包括的像素一一对应，且相对应的像素各自包括的同色子像素分别对应的数据线相互连接。本申请实施例有助于在时序DRD显示的基础上，实现HSR等功能，还可以使数据显示的时序控制和数据排布过程更加简便，从而有助于提高显示的效率。

主权项：1.一种像素阵列驱动电路，其特征在于，所述电路包括：像素阵列、第一预设数量条数据线、第二预设数量条扫描线、数据线驱动模块和扫描线驱动模块，所述数据线驱动模块与所述第一预设数量条数据线连接，所述扫描线驱动模块与所述第二预设数量条扫描线连接，所述像素阵列中的每行对应两条扫描线，所述像素阵列中的每个像素包括多个子像素；所述第一预设数量条数据线中的每条数据线分别对应一列子像素，用于向对应的一列子像素输出显示信号；对于所述像素阵列中的每行，该行包括第三预设数量个像素集合，每个像素集合包括两个像素子集合，且每个像素子集合包括至少一个像素；所述两个像素子集合中的第一像素子集合和第二像素子集合分别通过该行对应的两条扫描线中的第一扫描线和第二扫描线驱动；所述第一像素子集合和所述第二像素子集合各自包括的像素一一对应，且相对应的像素各自包括的同色子像素分别对应的数据线相互连接。

全文数据：

权利要求：

百度查询： 惠科股份有限公司 像素阵列驱动电路及显示装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD