申请/专利权人：上海芯问科技有限公司

申请日：2018-02-08

公开（公告）日：2024-04-12

公开（公告）号：CN108170624B

主分类号：G06F13/40

分类号：G06F13/40

优先权：

专利状态码：有效-授权

法律状态：2024.04.12#授权;2024.04.05#专利申请权的转移;2018.07.13#实质审查的生效;2018.06.15#公开

摘要：本发明公开了一种应用于高速接口总线的噪声监测电路，包括固定增益信号放大子电路、幅度提取子电路和比较判断子电路；其中：所述固定增益信号放大子电路，用于对要输入接口总线的信号进行有效放大；所述幅度提取子电路，用于将经过所述固定增益信号放大子电路放大后的信号进行包络提取，得到该信号的幅度VOA；所述比较判断子电路，用于对所述提取出的信号的幅度VOA进行判决，判断该信号是有用信号还是噪声信号。采用本发明的噪声监测电路，能够准确判断进入空闲状态总线的信号输入幅度是否为噪声信号还是有用信号，从而有效提高接口总线的使用效率，降低高速总线的功耗。

主权项：1.一种应用于高速接口总线的噪声监测电路，其特征在于，该噪声监测电路包括固定增益信号放大子电路、幅度提取子电路和比较判断子电路；幅度提取子电路，是一包络信号检波子电路，用于实现差分信号的幅度检波功能，其中：所述固定增益信号放大子电路，用于对要输入接口总线的信号进行有效放大；所述幅度提取子电路，用于将经过所述固定增益信号放大子电路放大后的信号进行包络提取，得到该信号的幅度；所述比较判断子电路，用于根据参考电压阈值对所述提取出的信号的幅度进行判决，判断该信号为有用信号还是噪声信号；所述固定增益信号放大子电路，包括两级差分放大器电路，具体为：在第一级差分放大器子电路中，包括晶体管M1和晶体管M2以及电流源Ki1，晶体管M1和晶体管M2的栅极G分别连接VinA和VinB；所述晶体管M1的漏极D和晶体管M2的漏极D分别串联电阻R5和电阻R6的一端，电阻R5和电阻R6的另一端并联电阻R4，电阻R4的另一端接工作电压VDDA端；所述晶体管M1的源极S和晶体管M2的源极S并联后与所述电流源Ki1的负极相连，所述电流源Ki1的正极接工作地GND1；在第二级差分放大器子电路中，晶体管M4的栅极G和晶体管M3的栅极G分别与晶体管M1的漏极D和晶体管M2的漏极D相连；所述晶体管M3的漏极D和晶体管M4的漏极D分别与电阻R7和电阻R8的一端相连，所述电阻R7和电阻R8的另一端并联后接工作电压VDDA端；所述晶体管M3的源极S和晶体管M4的源极S并联后与电流源Ki2的负极相连，所述电流源Ki2的正极接工作地GND1；所述第二级差分放大器子电路的晶体管M3的漏极D和晶体管M4的漏极D的分别作为信号输出端VFA和VFB；幅度提取子电路，具体电路结构如下：晶体管M12的栅极G和晶体管M9的栅极G分别与固定增益信号放大子电路的信号输出端VFA和VFB电连接；所述晶体管M9的漏极D和晶体管M12的漏极D与工作电压VDDA相连；所述晶体管M9的源极S和晶体管M12的源极S分别与晶体管M29的漏极D和晶体管M28的漏极D相连；所述晶体管M29的栅极G和晶体管M28的栅极G串联，所述晶体管M29的源极S和晶体管M28的源极S并联后接工作地GND1；将所述晶体管M9的源极S和晶体管M12的源极S相连的信号线作为该幅度检波提取出的信号VOA的输出端；所述晶体管M9的漏极D与信号线VOA之间跨接有晶体管M10和电阻R9，所述晶体管M29的源极S与信号线VOA之间并联有电容C2；所述晶体管M12的漏极D与信号线VOA之间跨接有晶体管M11和电阻R10，所述晶体管M28的源极S与信号线VOA之间并联有电容C3；所述晶体管M10的栅极G和晶体管M11的栅极G串联，接偏置电流BIASP。

全文数据：_种应用于高速接口总线的卩采声监测电路技术领域[0001]本发明涉及高速串行传输系统设计技术，尤其涉及一种应用于高速接口总线的噪声监测电路。背•影支术[0002]近年来，随着无线通信、卫星定位、遥控遥测技术以及精密制导等现代高技术的广泛应用和不断发展，高速串行接口总线应用如芯片设计技术成为了半导体行业的新热点。[0003]几乎所有的高性能芯片中都采用了差分总线接口电路，但是差分总线接口电路在空闲状态时，噪声的进入通常会对引入误码，因而造成总线传输错误，因此需要对总线空闲状态时的噪声信号进行判断，也就是需要对差分信号的大小进行判决究竟是有用信号还是噪声信号。因此，噪声监测电路对于差分总线接口电路是非常有意义的。[0004]在高速接口总线电路中，总线的工作经常处于空闲状态，而当总线处于空闲状态时，噪声的进入会使得总线误认为接口有信号接入，因此需要一种特殊的电路形式来判断总线是否出于空闲状态，也就是判断接入信号是否为噪声还是有用的信号。发明内容[0005]有鉴于此，本发明的主要目的在于提供一种应用于高速接口总线的噪声监测电路，以准确判断进入空闲状态总线的信号输入幅度是否为噪声信号还是有用信号，从而有效提高接口总线的使用效率，降低高速总线的功耗。[0006]为达到上述目的，本发明的技术方案是这样实现的：[0007]一种应用于高速接口总线的噪声监测电路，该噪声监测电路包括固定增益信号放大子电路、幅度提取子电路和比较判断子电路;其中：[0008]所述固定增益信号放大子电路，用于对要输入接口总线的信号进行有效放大；[0009]所述幅度提取子电路，用于将经过所述固定增益信号放大子电路放大后的信号进行包络提取，得到该信号的幅度；[0010]所述比较判断子电路，用于根据参考电压阈值对所述提取出的信号的幅度进行判决，判断该信号为有用信号还是噪声信号。[0011]其中:所述固定增益信号放大子电路，包括两级差分放大器电路，具体为：[0012]在第一级差分放大器子电路中，晶体管Ml和晶体管M2的栅极G分别连接VinA和VinB;所述晶体管Ml的漏极D和晶体管M2的漏极D分别串联电阻R5和电阻R6的一端，电阻R5和电阻R6的另一端并联电阻R4，电阻R4的另一端接工作电压VDDA端;所述晶体管Ml的源极S和晶体管M2的源极S并联后与所述电流源Ki1的负极相连，所述电流源Ki1的正极接工作地GND1；[0013]在第二级差分放大器子电路中，晶体管M4的栅极G和晶体管M3的栅极G分别与晶体管Ml的漏极D和晶体管M2的漏极D相连;所述晶体管M3的漏极D和晶体管M4的漏极D分别与电阻R7和电阻R8的一端相连，所述电阻R7和电阻R8的另一端并联后接工作电压VDDA端;所述晶体菅M3的源极S和晶体菅M4的源极S并联后与电流源Ki2的负极相连，所述电流源Ki2的正极接工作地GND1;[0014]所述第二级差分放大器子电路的晶体管M3的漏极D和晶体管M4的漏极D的分别作为信号输出端VFA和VFB。[0015]其中：幅度提取子电路，具体电路结构如下：[0016]晶体管Ml2的栅极G和晶体管M9的栅极G分别与固定增益信号放大子电路的信号输出端VFA和VFB电连接;所述晶体管M9的漏极D和晶体管M12的漏极D与工作电压VDDA相连;所述晶体管M9的源极S和晶体管M12的源极S分别与晶体管M29的漏极D和晶体管M28的漏极D相连;所述晶体管M29的栅极G和晶体管M28的栅极G串联，所述晶体管M29的源极S和晶体管M28的源极S并联后接工作地GND1;[0017]将所述晶体管购的源极S和晶体管M12的源极S相连的信号线作为该幅度检波提取出的信号V0A的输出端;所述晶体管M9的漏极D与信号线V0A之间跨接有晶体管Ml0和电阻R9，所述晶体管M29的源极S与信号线V0A之间并联有电容C2;所述晶体管Ml2的漏极D与信号线V0A之间跨接有晶体管Mil和电阻R10,所述晶体管M2S的源极S与信号线V0A之间并联有电容C3;所述晶体管M10的栅极G和晶体管Mil的栅极G串联，接偏置电流BIASP。[0018]其中：比较判断子电路，具体电路结构如下：[0019]信号线V0A接晶体管M16的栅极G，所述晶体管M16的漏极D与晶体管M18的漏极D相连，所述晶体管MlS的栅极G与所述晶体管Ml9的栅极G相连，所述晶体管Ml8的源极S与所述晶体管Ml9的漏极D相连；[0020]所述晶体管M16的漏极D与晶体管M18的栅极G相连;所述晶体管Mie的源极S和晶体管M17的源极S并联后接晶体管M20的漏极D，所述晶体管M20的栅极G接电压Vc，所述晶体管M20的源极S接工作地GND1;[0021]所述晶体管M17的栅极G接参考电压Vref，并将所述晶体管Ml9的源极S与所述晶体管M17的漏极D相连作为比较判断信号的输出信号线Vout。[0022]本发明的应用于高速接口总线的噪声监测电路，具有如下有益效果：[0023]本发明的噪声监测电路可以根据信号的输入幅度进行判断，通常噪声的幅度通常是远小于信号的幅度的，该噪声监测电路通过一系列的信号处理过程，即固定增益信号放大、提取信号幅度以及比较判断过程，从而能够准确判断输入信号是否是噪声还是有用的信号，因此能够通过上述处理过程判断出输入信号是否为有用的输入信号，从而有效提高总线的使用效率，降低高速差分总线的功耗。[0024]本发明的噪声监测电路是一种高度对称的电路结构，具有结构简单、功耗低的特点。附图说明[0025]图1为本发明实施例应用于高速接口总线的噪声监测电路的功能框图示意图；[0026]图2为本发明图1所示实施例的固定增益信号放大子电路的原理示意图；[0027]图3为本发明图1所示实施例的幅度提取子电路的原理示意图；[0028]图4为本发明图1所示实施例的比较判断子电路的原理示意图。具体实施方式[0029]下面结合附图及本发明的实施例对本发明作进一步详细的说明。[0030]目前高速总线包括高速差分总线的信号幅度越来越小，使得有用信号与噪声幅度相比越来越接近，这就为信号的高准确度传输带来很多困难。[0031]当总线在停止数据传输的阶段，通常总线的接口会处于空闲状态，但是总线需要时刻保持监测状态，在需要实时监听有用信号是否会传过来，但是这时通常会有一定的噪声信号也会同时进来，有时过大的噪声会引起误操作。[0032]为了判断高速总线输入端传来的信号是有用信号还是噪声信号，本发明实施例设计了如下电路结构。[0033]图1为本发明实施例应用于高速接口总线的噪声监测电路的功能框图示意图。[0034]如图1所示，该噪声监测电路，主要包括依次相连的固定增益信号放大子电路（即模块一）、幅度提取子电路即模块二和比较判断子电路即模块三）。还包括偏置电压和偏置电流模块子电路，用于输出本发明实施例电路所需的偏置电压信号和偏置电流信号，此为现有技术，本发明中不再赘述。其中：[0035]所述固定增益信号放大子电路，为一信号幅度监测电路;主要用于对要输入接口总线的信号进行有效放大。参考图1，当差分信号VINA和VINB同时进入时，由于该固定增益信号放大子电路是一个具有固定增益的放大器，它可以对信号进行有效的放大，但是这个放大倍数是有限的，最大为60db。[0036]所述幅度提取子电路，为一包络幅度检波电路；用于将经过固定增益信号放大子电路放大后的信号幅度提取，也就是进行信号检波，提取出该信号的幅度。[0037]所述比较判断子电路，为一比较器电路；用于根据上述提取出的信号的幅度进行判决，判断该信号是有用信号还是噪声信号。具体方法为:预设一信号参考阈值，当经过上述步骤提取出的信号的幅度大于所述参考阈值时，判决该信号为有用信号，否则，当提取出的信号的幅度低于所述参考阈值时，判决该信号为噪声信号。[0038]图2为本发明图1所示实施例的固定增益信号放大子电路的原理示意图。[0039]如图2所示，该固定增益信号放大子电路，主要采用两级差分放大器电路来实现。[0040]具体电路结构为:在第一级差分放大器子电路中，包括晶体管Ml和晶体管M2以及电流源Kil。所述晶体管Ml和晶体管M2的栅极G分别连接VinA和VinB;所述晶体管Ml和晶体管M2的漏极D分别串联电阻R5和电阻R6的一端，电阻R5和电阻R6的另一端并联有电阻R4，电阻R4的另一端接工作电压VDDA端。所述晶体管Ml的源极S和晶体管M2的源极S并联后与所述电流源Ki1的负极相连，所述电流源Ki1的正极接地GND1。[0041]在第二级差分放大器子电路中，包括晶体管M3和晶体管M4以及电流源Ki2。所述晶体管M4和晶体管M3的栅极G分别与晶体管M1的漏极DDAT1N端和晶体管M2的漏极DDAT1P端相连;所述晶体管M3的漏极D和晶体管M4的漏极D分别与电阻R7和电阻R8的一端相连，所述电阻R7和电阻R8的另一端并联后接工作电压VDDA端。所述晶体管M3和晶体管M4的源极S并联后与所述电流源Ki2的负极相连，所述电流源Ki2的正极接地GND1。[0042]所述第二级差分放大器子电路的晶体管M3的漏极D和晶体管M4的漏极D的分别作为信号输出端VFA和VFB。[0043]本发明实施例中，晶体管M1、晶体管M2、晶体管M3和晶体管M4可选用P型场效应管。[0044]采用本发明实施例由该第一、第二级差分放大器组成的固定增益信号放大子电路可实现60db的增益。[0045]图3为本发明图1所示实施例幅度提取子电路的原理示意图。[0046]如图3所示，该幅度提取子电路，即信号幅度检波子电路，是一包络信号检波子电路，用于实现差分信号的幅度检波功能。[0047]该幅度提取子电路，由两级子电路组成。其中：第一级子电路主要由晶体管M9、晶体管M29、晶体管M10、电阻R9和电容C2组成;第二级子电路主要由晶体管M12、晶体管M28、晶体管Ml1、电阻R10和电容C3组成。[0048]具体电路结构为:所述固定增益信号放大子电路的信号输出端VF#PVF吩别与该幅度提取子电路中晶体管M12的栅极G和晶体管M9的栅极G电连接。所述晶体管M9的漏极D和晶体管M12的漏极D与工作电压VDDA相连。[0049]所述晶体管M9的源极S和晶体管Ml2的源极S分别与晶体管M29的漏极D和晶体管M28的漏极D相连。[0050]所述晶体管M29的栅极G和晶体管M28的栅极G串联，均与偏置电压Vbiasn相连，所述晶体管吧9的源极S和晶体管M28的源极S并联后接工作地GND1。[0051]将所述晶体管M9的源极S和晶体管M12的源极S相连的信号线作为该幅度检波提取出的信号V0A的输出端。所述晶体管M9的漏极D与信号线V0A之间跨接有晶体管M10和电阻R9，所述晶体管M29的源极S与信号线V0A之间并联有电容C2。类似地，所述晶体管M12的漏极D与信号线V0A之间跨接有晶体管Mil和电阻R10,所述晶体管M28的源极S与信号线V0A之间并联有电容C3。[0052]上述晶体管M10的栅极G和晶体管Mil的栅极G串联，接偏置电流BIASP。[0053]利用该幅度提取子电路，通过信号线VOA可有效提取出信号的强度。[0054]图4为本发明图1所示实施例的比较判断子电路的原理示意图。[0055]如图4所示，该比较判断子电路，主要包括晶体管Ml8、晶体管M19、晶体管M16、晶体管1；[17和晶体管》120。[0056]具体电路结构为:所述的信号线V0A接晶体管Mie的栅极G，所述晶体管M16的漏极D与晶体管M18的漏极D相连，所述晶体管M18的栅极G与所述晶体管M19的栅极G相连，所述晶体管M18的源极S与所述晶体管M19的漏极D相连。[0057]所述晶体管Mie的漏极D与晶体管M18的栅极G相连;所述晶体管M16的源极S和晶体管M17的源极S并联后接晶体管把0的漏极D，所述晶体管M20的栅极G接电压Vc，所述晶体管M20的源极S接工作地GND1。[0058]所述晶体管Ml7的栅极G接参考电压Vref，并将所述晶体管Ml9的源极S与所述晶体管M17的漏极D相连作为比较判断信号的输出信号线Vout。[0059]这样，通过该比较判断子电路，比较所述幅度提取子电路的输出信号VOA的信号幅度是否大于参考电压阈值Vref，即可从输出信号Vout的输出结果得知输入的信号是否为有用信号还是噪声信号。[0060]以上所述，仅为本发明的较佳实施例而己，并非用于限定本发明的保护范围。

权利要求：1.一种应用于高速接口总线的噪声监测电路，其特征在于，该噪声监测电路包括固定增益信号放大子电路、幅度提取子电路和比较判断子电路;其中：所述固定增益信号放大子电路，用于对要输入接口总线的信号进行有效放大；所述幅度提取子电路，用于将经过所述固定增益信号放大子电路放大后的信号进行包络提取，得到该信号的幅度；所述比较判断子电路，用于根据参考电压阈值对所述提取出的信号的幅度进行判决，判断该信号为有用信号还是噪声信号。2.根据权利要求1所述应用于高速接口总线的噪声监测电路，其特征在于，所述固定增益信号放大子电路，包括两级差分放大器电路，具体为：在第一级差分放大器子电路中，晶体管Ml和晶体管M2的栅极G分别连接VinA和VinB;所述晶体管Ml的漏极D和晶体管M2的漏极D分别串联电阻R5和电阻R6的一端，电阻R5和电阻R6的另一端并联电阻R4,电阻R4的另一端接工作电压VDDA端;所述晶体管Ml的源极S和晶体管M2的源极S并联后与所述电流源Kil的负极相连，所述电流源Kil的正极接工作地GND1;在第二级差分放大器子电路中，晶体管M4的栅极G和晶体管M3的栅极G分别与晶体管Ml的漏极D和晶体管M2的漏极D相连;所述晶体管M3的漏极D和晶体管M4的漏极D分别与电阻R7和电阻R8的一端相连，所述电阻R7和电阻R8的另一端并联后接工作电压VDDA端;所述晶体管M3的源极S和晶体管M4的源极S并联后与电流源Ki2的负极相连，所述电流源Ki2的正极接工作地GND1;所述第二级差分放大器子电路的晶体管M3的漏极D和晶体管M4的漏极D的分别作为信号输出端VFA和VFB。3.根据权利要求1或2所述应用于高速接口总线的噪声监测电路，其特征在于，幅度提取子电路，具体电路结构如下：晶体管M12的栅极G和晶体管M9的栅极G分别与固定增益信号放大子电路的信号输出端VFA和VFB电连接;所述晶体管M9的漏极D和晶体管Ml2的漏极D与工作电压VDDA相连;所述晶体管M9的源极S和晶体管Ml2的源极S分别与晶体管M29的漏极D和晶体管M28的漏极D相连；所述晶体管M29的栅极G和晶体管M28的栅极G串联，所述晶体管M29的源极S和晶体管M28的源极S并联后接工作地GND1;将所述晶体管M9的源极S和晶体管M12的源极S相连的信号线作为该幅度检波提取出的信号VOA的输出端;所述晶体管M9的漏极D与信号线V0A之间跨接有晶体管M10和电阻R9，所述晶体管M29的源极S与信号线VOA之间并联有电容C2;所述晶体管M12的漏极D与信号线VOA之间跨接有晶体管Mil和电阻R10,所述晶体管M28的源极S与信号线VOA之间并联有电容C3;所述晶体管Ml0的栅极G和晶体管Ml1的栅极G串联，接偏置电流BIASP。4.根据权利要求3所述应用于高速接口总线的噪声监测电路，其特征在于，比较判断子电路，具体电路结构如下：信f线V0A接晶体管M16的栅极G，所述晶体管M16的漏极D与晶体管M18的漏极D相连，所述晶体管Ml8的栅极G与所述晶体管M1g的栅极G相连，所述晶体管M1S的源极s与所述晶体管M19的漏极D相连；所述晶体管M16的漏极D与晶体管M18的栅极G相连;所述晶体管M16的源极5和晶体管Ml7的源极S并联后接晶体管吧〇的漏极D，所述晶体管M20的栅极G接电压Vc，所述晶体管M2〇的源极S接工作地GND1;所述晶体管M17的栅极G接参考电压Vref•，并将所述晶体管M19的源极S与所述晶体管Ml7的漏极D相连作为比较判断信号的输出信号线Vout。

百度查询： 上海芯问科技有限公司 一种应用于高速接口总线的噪声监测电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD