申请/专利权人：电子科技大学

申请日：2022-07-06

公开（公告）日：2024-04-12

公开（公告）号：CN115102375B

主分类号：H02M1/088

分类号：H02M1/088;H02M3/158;H02M1/44

优先权：

专利状态码：有效-授权

法律状态：2024.04.12#授权;2022.10.14#实质审查的生效;2022.09.23#公开

摘要：本发明属于集成电路领域与开关电源技术领域，具体来说是涉及一种具有低噪声特性的功率管驱动电路。本发明公开了一种Buck变换器振铃消除，提高变换器工作稳定性和电磁兼容性的电路，解决了DCM模式下开关节点SW浮空时振荡影响电路稳定工作的问题。由于低噪声功率管驱动电路具备缓慢关断功率输出管的功能，因此在SW完全浮空之前会泄放一部分振荡能量，有效的减弱了SW振荡的振幅和时长。该降噪驱动模块具有很好的工艺兼容性和电路拓扑结构兼容性，可应用在多种变换器拓扑和不同工艺下，实现开关节点SW浮空时振荡的削弱和消除。

主权项：1.一种具有低噪声特性的功率管驱动电路，用于BUCK变换器，所述BUCK变换器包括上功率管和下功率管，定义上功率管的驱动信号为HS_Gate，下功率管的驱动信号为LS_Gate，上功率管和下功率管的连接节点为SW，其特征在于，所述驱动电路包括NFET驱动电路、PFET驱动电路、使能逻辑电路和功率级电路；所述NFET驱动电路，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五NMOS管MN5、第六PMOS管MP6、第七NMOS管MN7、第八NMOS管MN8、第九PMOS管MP9、第十NMOS管MN10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五NMOS管MN15、第十六NMOS管MN16、第十七PMOS管MP17、第十八PMOS管MP18和第十九NMOS管MN19、第一电容C1、第二电容C2、第一电阻R1、第二电阻R2、第三电阻R3第四R4、第一反相器INV1、第一或非门NOR1、施密特触发器SMIT；第一PMOS管MP1的栅极接第三PMOS管MP3的栅极、第六PMOS管MP6的栅极、第二PMOS管MP2的漏极和第一电阻R1的一端，源极接电源VDD，漏极接第二PMOS管MP2的源极；第二PMOS管MP2的栅极接第一电阻R1的另一端、第四PMOS管MP4的栅极、第七PMOS管MP7的栅极和电流基准IREF；第三PMOS管MP3的源极接电源VDD，漏极接第四PMOS管MP4的源极；第四PMOS管MP4的漏极接第五NMOS管MN5的漏极；第五NMOS管MN5的栅极接第八NMOS管MN8的栅极，源极接GND；第六PMOS管MP6的源极接电源VDD，漏极接第九PMOS管MP9的源极；第七PMOS管MP7的源极接第九PMOS管MP9的漏极，漏极接第十NMOS管MN10的漏极、第十一PMOS管MP11的漏极和栅极、第十二PMOS管MP12的栅极和第一电容C1的一端；第八NMOS管MN8的源极接GND，漏极接第十NMOS管MN10的源极；第九PMOS管MP9的栅极接施密特触发器SMIT的输出端；第十NMOS管MN10的栅极接施密特触发器SMIT的输出端；第十一PMOS管MP11的源极接第二电阻R2的一端；第十二PMOS管MP12的源极接第三电阻R3的一端，漏极接第十三PMOS管MP13的源极；第十三PMOS管MP13的栅极接第十四PMOS管MP14的栅极、第一或非门NOR1输入的一端和第一反相器INV1的输出端；第十四PMOS管MP14的漏极接第二电容C2的一端；第十五NMOS管MN15的源极接第十六NMOS管MN16的漏极、栅极接第四电阻R4的一端；第十六NMOS管MN16的源极接GND；第十七PMOS管MP17的源极接电源VDD，漏极接第十八PMOS管MP18的源极；第十九NMOS管MN19的源极接GND；第一或非门NOR1输出端接施密特触发器SMIT的输入端，第一或非门NOR1输入另一端接LS_Gate；第二电阻R2、第三电阻R3的另一端接电源VDD；第一电容C1、第二电容C2的另一端接GND；第十三PMOS管MP13的漏极、第十四PMOS管MP14的源极、第四电阻R4的另一端、第十五NMOS管MN15的漏极、第十八PMOS管的漏极和第十九NMPS管MN19的漏极接LS_Gate；第十八PMOS管MP18的栅极和第十九NMOS管MN19的栅极接占空比信号PWM；所述PFET驱动电路第二十PMOS管MP20、第二十一NMOS管MN21、第五反相器INV5、第二或非门NOR2；第五反相器INV5的输入接占空比信号PWM，输出接第二或非门NOR2输入的一端；第二或非门NOR2输入的另一端接LS_Gate，输出接第二十PMOS管MP20的栅极和第二十一NMOS管MN21的栅极；第二十PMOS管MP20的源极接电源VDD，漏极接第二十一NMOS管MN21的漏极和HS_Gate；第二十一NMOS管MN21的源极接GND；所述使能逻辑电路包括第二反相器INV2、第三反相器INV3和第四反相器INV4，第一与非门NAND1、第二与非门NAND2；第三反相器INV3的输入接占空比输入PWM，输出接第一与非门NAND1输入的一端；第四反相器INV4的输入接电感电流过零检测脉冲信号ZCD，输出接第二与非门NAND2输入的一端；第二反相器INV2的输出接使能信号EN；第一与非门NAND1的输出接第二与非门NAND2输入的另一端和第二反相器INV2的输入；第二与非门NAND2的输出接第一与非门NAND1输入的另一端；所述功率级电路，包第一功率管NFET、第二功率管PFET、功率电感L、滤波电容CO；第二功率管PFET管栅极接HS_Gate，源极接电源VDD，漏极接NFET管的漏极、功率电感L的一端和SW；第一功率管NFET管栅极接LS_Gate，源极接滤波电容CO的一端和功率地PGND。

全文数据：

权利要求：

百度查询： 电子科技大学 一种具有低噪声特性的功率管驱动电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD