申请/专利权人：散裂中子源科学中心;中国科学院高能物理研究所

申请日：2019-07-15

公开（公告）日：2024-04-12

公开（公告）号：CN110347084B

主分类号：G05B19/042

分类号：G05B19/042

优先权：

专利状态码：有效-授权

法律状态：2024.04.12#授权;2019.11.12#实质审查的生效;2019.10.18#公开

摘要：本公开提供一种谱仪控制装置，包括现场可编程门阵列芯片、T0控制和扇出电路、绝对时间采集电路和转子接口电路，其中，现场可编程门阵列芯片控制T0控制和扇出电路接收加速器的质子打靶周期T0信号，以及扇出T0信号给谱仪的读出电子学系统的各个子单元；现场可编程门阵列芯片通过绝对时间采集电路采集谱仪的控制系统的绝对时间信息；现场可编程门阵列芯片通过转子接口电路采集谱仪的斩波器系统的转子状态信息；本公开同时提供一种基于上述的谱仪控制装置的信号处理方法。

主权项：1.一种谱仪控制装置，包括现场可编程门阵列芯片、T0控制和扇出电路、绝对时间采集电路和转子接口电路，其特征在于，所述现场可编程门阵列芯片控制所述T0控制和扇出电路接收加速器的质子打靶周期T0信号以及扇出T0信号给所述谱仪的读出电子学系统的各个子单元；所述现场可编程门阵列芯片通过所述绝对时间采集电路采集谱仪的控制系统的绝对时间信息；所述现场可编程门阵列芯片通过所述转子接口电路采集谱仪的斩波器系统的转子状态信息；其中，所述T0控制和扇出电路包括三态缓冲器，所述现场可编程门阵列芯片的数据处理模块包括T0控制模块、绝对时间采集模块、转子状态采集模块、数据组装模块、全局先进先出队列模块和数据发送模块，其中：所述全局先进先出队列模块和所述数据发送模块接口；所述T0控制模块用于接收外部控制指令，并根据所述外部控制指令置位所述三态缓冲器的控制端；所述绝对时间采集模块用于采集所述绝对时间信息；所述转子状态采集模块用于采集所述转子状态信息；所述数据组装模块按照预设的数据格式将采集到的T0号、所述绝对时间信息和所述转子状态信息进行组装打包；所述全局先进先出队列模块缓存组装打包后的数据，所述数据发送模块将所述组装打包后的数据输出。

全文数据：CSNS工程谱仪控制装置及控制装置的信号处理方法技术领域本公开涉及一种CSNS工程谱仪通用控制装置及基于该控制装置的信号处理方法。背景技术中子是一种特殊的电中性粒子。中子的发现及其应用是二十世纪最重要的科技成就之一。中子诱发核裂变的发现导致了核武器和核能源的开发。中子生产的人工放射性同位素、中子活化分析、中子掺杂生产半导体器件、中子辐照加工等等，已被广泛应用于医疗和工业，并产生了巨大的经济效益。中子是研究物质结构和动力学性质的理想探针，中子散射技术已在凝聚态物理固体和液体、化学特别是高分子化学、生物工程、生命科学、材料科学特别是纳米材料科学等多学科领域的研究中被广泛采用。中国散裂中子源ChinaSpallationNeutronSource,CSNS是发展中国家建设的第一台散裂中子源，并于2017年11月已经出束运行。其中中子散射谱仪是用于中子散射实验的重要装置，是中子源多学科应用的主要部分。中国散裂中子源一期工程建造了通用粉末衍射谱仪、小角散射谱仪、多功能反射谱仪共三台谱仪用于中子科学研究。每台谱仪主要由斩波器、探测器、电子学、谱仪软件、控制系统、样品环境等多个系统组成。电子学系统主要由两部分组成：第一部分的主要任务是把探测器的微弱输出信号进行放大处理并数字化，然后通过网络把有效数据发送给后端；第二部分主要任务是实现与其它控制系统的信息交互。电子学需扇出加速器的质子打靶周期信号给各个主探测器单元，获取控制系统的绝对时间，以及监测斩波器系统转子状态信息，并把绝对时间信息和转子状态信息打包缓存后通过光纤网络发送给后端的谱仪软件系统，以便用来进行数据的分析和处理。但目前尚缺少一种能够实现电子学系统和其它系统的信息交互和接口的可靠装置。发明内容为了解决至少一个上述技术问题，本公开提供一种CSNS工程谱仪通用控制装置，用以协调斩波器、探测器、电子学等各系统稳定工作，实现中子的可靠探测，以及实现电子学系统与其它各系统的信息交互；同时提供一种基于该控制装置的信号处理方法。根据本公开的一个方面，谱仪控制装置包括现场可编程门阵列芯片、T0控制和扇出电路、绝对时间采集电路和转子接口电路，其中，现场可编程门阵列芯片控制T0控制和扇出电路接收加速器的质子打靶周期T0信号，以及扇出T0信号给谱仪的读出电子学系统的各个子单元；现场可编程门阵列芯片通过绝对时间采集电路采集谱仪的控制系统的绝对时间信息；现场可编程门阵列芯片通过转子接口电路采集谱仪的斩波器系统的转子状态信息。根据本公开的至少一个实施方式，控制装置还包括光纤接口电路，现场可编程门阵列芯片通过光纤接口电路接收外部控制指令，现场可编程门阵列芯片通过光纤接口电路向外部传输数据。根据本公开的至少一个实施方式，T0控制和扇出电路包括三态缓冲器和扇出芯片，其中：三态缓冲器的控制端连接现场可编程门阵列芯片的输出端，现场可编程门阵列芯片基于外部控制指令使能三态缓冲器，使T0信号通过三态缓冲器并进入到读出电子学系统；扇出芯片将进入到读出电子学系统后的T0信号扇出给读出电子学系统的各个子单元。根据本公开的至少一个实施方式，通用控制装置与电子学系统各个子单元采用差分LVPECL电平的形式连接。根据本公开的至少一个实施方式，转子接口电路包括光电隔离芯片，光电隔离芯片用于对来自转子的信号进行光电隔离。根据本公开的至少一个实施方式，现场可编程门阵列芯片的数据处理模块包括T0控制模块、绝对时间采集模块、转子状态采集模块、数据组装模块、全局先进先出队列模块和数据发送模块，其中：全局先进先出队列模块和数据发送模块接口；T0控制模块用于接收外部控制指令，并根据外部控制指令置位三态缓冲器的控制端；绝对时间采集模块用于采集绝对时间信息；转子状态采集模块用于采集转子状态信息；数据组装模块按照预设的数据格式将采集到的T0号、绝对时间信息和转子状态信息进行组装打包；全局先进先出队列模块缓存组装打包后的数据，数据发送模块将组装打包后的数据输出。根据本公开的至少一个实施方式，数据组装模块对数据进行组装打包时，以T0时间为间隔，当现场可编程门阵列芯片检测到T0的上升沿时，数据组装模块将T0号、绝对时间信息和转子状态信息进行组装打包。根据本公开的至少一个实施方式，现场可编程门阵列芯片还包括全局寄存器，全局寄存器保存绝对时间采集模块采集的绝对时间信息以及转子状态采集模块采集的转子状态信息。根据本公开的至少一个实施方式，现场可编程门阵列芯片通过光纤输出数据。根据本公开的另一方面，基于上述的谱仪控制装置的信号处理方法包括以下步骤：接收加速器提供的质子打靶周期T0信号，基于外部控制指令控制T0信号进入到读出电子学系统并扇出给读出电子学系统的各个子单元；获取谱仪的控制系统的绝对时间信息，以及谱仪的斩波器系统的转子状态信息；将绝对时间信息和转子状态信息输出。根据本公开的至少一个实施方式，获取谱仪的斩波器系统的转子状态信息的步骤包括：对来自转子的信号进行光电隔离。根据本公开的至少一个实施方式，在将绝对时间信息和转子状态信息输出前，进行以下处理：将绝对时间信息和转子状态信息按照预设的数据格式进行组装及缓存。根据本公开的至少一个实施方式，按照预设的数据格式进行组装的步骤包括：以T0时间为间隔，当检测到T0的上升沿时，将T0号、绝对时间信息和转子状态信息进行组装打包。附图说明附图示出了本公开的示例性实施方式，并与其说明一起用于解释本公开的原理，其中包括了这些附图以提供对本公开的进一步理解，并且附图包括在本说明书中并构成本说明书的一部分。图1是根据本公开的至少一个实施方式的通用控制装置的结构示意图。图2是根据本公开的至少一个实施方式的T0信号处理流程图。图3是根据本公开的至少一个实施方式的绝对时间接口时序图。图4是根据本公开的至少一个实施方式的转子接口电路图。图5是根据本公开的至少一个实施方式的数据格式示例图。具体实施方式下面结合附图和实施方式对本公开作进一步的详细说明。可以理解的是，此处所描述的具体实施方式仅用于解释相关内容，而非对本公开的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本公开相关的部分。需要说明的是，在不冲突的情况下，本公开中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本公开。在本公开的一个实施方式中，CSNS工程谱仪通用控制装置的总体架构如图1所示，包括现场可编程门阵列Field-ProgrammableGateArray,FPGA芯片、T0控制和扇出电路、绝对时间采集电路以及转子接口电路。图1中+5V的输入电压为优选的输入电压。中国散裂中子源是脉冲式中子源，质子经加速器加速后轰击特定材料的靶，使得靶材料的原子核发生散裂从而产生中子。T0为质子打靶周期，由加速器提供源信号，它是频率为25Hz、占空比为1％的TTL电平脉冲信号，上升沿代表一个质子打靶周期开始。T0控制和扇出电路主要用来接收加速器的质子打靶周期信号T0信号，并控制扇出给各主探测系统，以及电子学系统各个子单元，确保主探测系统时间的统一性。具体的，来自加速器的T0信号经控制系统的转发设备后引入到各个谱仪的通用控制装置，用于进行时间同步等，本公开的通用控制装置根据后端数据处理系统指令即外部控制指令控制T0信号是否进入到电子学系统，并把进入电子学系统后的T0信号扇出给电子学系统的各个子单元。由于控制系统的转发设备和通用控制装置一般放置在专门的谱仪机柜间，距离中子散射室较远，电磁屏蔽好，本底低，无电机等大功率设备，因此本公开的通用控制装置和控制系统转发设备之间优选采用单芯LEMO线相连接。绝对时间采集电路主要用于获取谱仪的控制系统的绝对时间信息以记录事例击中时间。在进行中子散射谱仪的数据物理分析时，有时会需要事例的绝对时间用于数据分析处理，谱仪授时系统的绝对时间接口优选地包括两对差分LVPECLLowVoltagePosiTIveEmitter-CoupleLogic，低压正发射极耦合逻辑电平线，一个是125Mhz的时钟信号，一个用作传输时间信息。源端绝对时间信息每秒更新一次，绝对时间读出时序如图3所示。在一个谱仪当中，本公开的通用控制装置获取每个T0的绝对时间，电子学系统各个子单元和通用控制装置之间用T0进行数据对齐，并可以最终得出每个事例的绝对时间。优选地，本公开的通用控制装置上设计4路LVPECL输入电路，其中两路作为绝对时间采集电路，用于采集控制系统的绝对时间信息；一路用作T0信号的采集；另一路备用。转子接口电路主要用于采集谱仪的斩波器系统的转子状态信息即转子输出信号，监测斩波器运行状态。转子的作用主要是选择中子的波长范围，并避免一个脉冲的慢中子与下一个脉冲的快中子发生重叠。在中子谱仪中，转子有多路逻辑状态输出信号通用粉末谱仪5路，小角谱仪和多功能反射谱仪各3路，本公开的通用控制装置通过转子接口电路对转子的输出信号进行实时采集，并进一步发送给后端数据处理系统进行数据的分析处理，掌握斩波器的运行状态。FPGA芯片可以基于后端数据处理系统的控制指令即外部控制指令控制T0控制和扇出电路接收加速器的质子打靶周期信号T0信号，并控制T0信号进入到电子学系统以及扇出T0信号给电子学系统的各个子单元。FPGA芯片还通过绝对时间采集电路以及转子接口电路分别采集控制系统的绝对时间信息和斩波器系统的转子状态信息，并将采集到的信息数据进行处理后传输至后端数据处理系统。在本公开的一个实施方式中，通用控制装置还包括光纤接口电路，FPGA芯片通过光纤接口电路接收来自后端数据处理系统的控制指令，以及通过光纤接口电路向后端数据处理系统传输数据。光纤传输是以光导纤维为介质进行数据和信号的传输，采用光纤传输具有传输速度快、距离长、灵活方便、灵敏度高、不受电磁噪声干扰等优点。FPGA芯片与后端数据处理系统之间的数据传输采用光纤网络作为数据传输网络，最高数据传输率能够达到1Gbits。在本公开的一个实施方式中，T0控制和扇出电路包括三态缓冲器，优选三态缓冲器MC74VHC1GT126。T0信号首先经三态缓冲器输入到通用控制装置。三态缓冲器的控制端连接FPGA芯片的一个普通输出口，FPGA芯片接收到来自于后端数据处理系统的开始采集T0的指令后，使能三态缓冲器，则T0信号进入到电子学系统，否则三态缓冲器一直保持在高阻状态。在本公开的一个实施方式中，T0控制和扇出电路还包括扇出芯片，优选1:4扇出芯片NB3N853501E，如图2所示，两片1:4扇出芯片能够将通过三态缓冲器后的T0信号扇出8路给电子学系统的各个子单元。在本公开的一个实施方式中，由于电子学系统各个子单元位于谱仪散射室内，它们和通用控制装置距离较远，而LVPECL差分电平具有传输距离远、抗干扰能力强的特点，因此本公开的通用控制装置和电子学系统各个子单元的连接优选地采用差分LVPECL电平的形式。则通过三态缓冲器后的T0信号，经过两片1:4扇出芯片扇出为8路LVPECL电平信号给电子学系统各个子单元。在本公开的一个实施方式中，转子接口电路还包括光电隔离芯片，光电隔离芯片用于对来自转子的信号进行光电隔离，以避免转子中通常存在的电机等强电设备的噪声串扰对读出电子学系统造成影响，优选地，采用光电隔离芯片TLP291对转子输出信号进行隔离，然后进一步将信号传输至FPGA芯片。电源和地采用隔离型DC-DC隔离，确保电源和地不被引入干扰。在本实施方式中，通用控制装置总共设计了8路转子接口电路，如图4所示。另外，由于转子输出信号高电平为24V，低电平为0V，因此，为了和电子学系统对接，还优选地对信号进行逻辑电平转换。在本公开的一个实施方式中，为了保证通用控制装置和后端数据处理系统指令的准确交互和数据的稳定传输，优选采用商业化的SiTCP数据传输软核实现指令和数据的交互。而后端数据处理系统对读出电子学系统的指令配置优选采用三次握手的用户数据报协议UserDatagramProtocol,UDP实现，数据的交互优选采用传输控制协议因特网互联协议TransmissionControlProtocolInternetProtocol,TCPIP实现。此外，需要说明的是，可靠的电源设计是系统稳定工作的重要保证，220V市电通过机箱标准电源插座接入系统，然后通过功率为15W的小型开关电源转换为+5V直流电为通用控制装置供电。由于开关电源输出的噪声较大，为了尽可能减少噪声对系统的影响，保证系统稳定工作，将+5V电源通过低压差、3A输出能力的线性电源芯片LT1764-3.3产生+3.3V电压，+3.3V电压，然后再通过其它LDO产生+2.5V、+1.8V、+1.0V电压，从而为FPGA和其它芯片供电。在机械架构上，通用控制装置采用标准1U机箱机械架构。供电电源和机械结构的标准化设计，便于通用控制装置在工程现场的安装和调试。在本公开的一个实施方式中，FPFA芯片的数据处理模块即固件程序包括T0控制模块、绝对时间采集模块、转子状态采集模块和数据组装模块。FPGA芯片具有数据并行处理的能力，因此上述各个模块之间相互独立工作。系统上电启动后，当T0控制模块接收到后端软件系统启动T0的指令后，FPGA芯片置位三态缓冲器MC74VHC1GT126控制端，从而使T0信号进入到电子学系统。绝对时间采集模块和转子状态采集模块则分别用于采集控制系统的绝对时间信息和斩波器的转子状态信息，并将实时采集到的信息放在相应的全局寄存器中保存。数据组装模块则按照预设的数据格式打包信息数据，并进一步通过光纤网络发送给后端数据处理系统。该预设的数据格式优选如图5所示。在本公开的一个实施方式中，数据组装模块对数据进行组装打包时，以T0时间为间隔，当FPGA芯片检测到T0的上升沿时，数据组装模块将T0号即T0序号、绝对时间信息和转子状态信息进行组装打包。在本公开的一个实施方式中，优选地，FPGA芯片还包括两级全局先进先出队列FirstInputFirstOutput,FIFO模块和数据发送模块。数据组装模块将组装打包后的信息数据放入第一级全局FIFO，第一级全局FIFO其后是第二级全局FIFO。第二级全局FIFO和数据发送模块接口，FPGA芯片固件程序实时检测数据发送模块优选地为SiTCP数据发送模块的状态信息，当检测到当前网络状态为空闲时，把数据通过网络发送给后端数据处理系统进行存储和处理。在本公开的一个实施方式中，基于上述的通用控制装置的信号处理方法通过以下步骤实现：通过T0控制和扇出电路接收加速器提供的质子打靶周期信号T0，FPGA芯片基于后端数据处理系统即外部系统的控制指令置位T0控制和扇出电路中的三态缓冲器的控制端，使得T0信号进入到电子学系统，T0控制和扇出电路中的1:4扇出芯片将进入到电子学系统后的T0信号扇出8路给电子学系统各个子单元；FPGA芯片分别通过绝对时间采集电路和转子接口电路采集控制系统的绝对时间信息和斩波器系统的转子状态信息，并将采集到的绝对时间信息和转子状态信息按照预设的数据格式进行组装打包及缓存后通过光纤网络传输至后端数据处理系统进行分析处理。优选地，在获取谱仪的斩波器系统的转子状态信息时，先对转子的输出信号进行光电隔离，然后将隔离后信号传输至FPGA芯片，从而防止强电设备的噪声串扰对读出电子学系统造成影响。优选地，在对采集到的信息数据进行组装打包时，将T0作为时间间隔，当检测到T0的上升沿时，将T0号、绝对时间信息和转子状态信息进行组装打包。本公开的谱仪通用控制装置能够方便的实现电子学系统和其它系统的信息交互和接口并且运行稳定，能够为谱仪物理实验和测试中数据的分析和处理提供可靠的保证。本领域的技术人员应当理解，上述实施方式仅仅是为了清楚地说明本公开，而并非是对本公开的范围进行限定。对于所属领域的技术人员而言，在上述公开的基础上还可以做出其它变化或变型，并且这些变化或变型仍处于本公开的范围内。

权利要求：1.一种谱仪控制装置，包括现场可编程门阵列芯片、T0控制和扇出电路、绝对时间采集电路和转子接口电路，其特征在于，所述现场可编程门阵列芯片控制所述T0控制和扇出电路接收加速器的质子打靶周期T0信号以及扇出T0信号给所述谱仪的读出电子学系统的各个子单元；所述现场可编程门阵列芯片通过所述绝对时间采集电路采集谱仪的控制系统的绝对时间信息；所述现场可编程门阵列芯片通过所述转子接口电路采集谱仪的斩波器系统的转子状态信息。2.根据权利要求1所述的控制装置，其特征在于，所述控制装置还包括光纤接口电路，所述现场可编程门阵列芯片通过所述光纤接口电路接收外部控制指令，所述现场可编程门阵列芯片通过所述光纤接口电路向外部传输数据。3.根据权利要求1或2所述的控制装置，其特征在于，所述T0控制和扇出电路包括三态缓冲器和扇出芯片，其中：所述三态缓冲器的控制端连接所述现场可编程门阵列芯片的输出端，所述现场可编程门阵列芯片基于所述外部控制指令使能所述三态缓冲器，使所述T0信号通过所述三态缓冲器并进入到所述读出电子学系统；所述扇出芯片将进入到所述读出电子学系统后的T0信号扇出给所述读出电子学系统的各个子单元。4.根据权利要求1或2所述的控制装置，其特征在于，所述转子接口电路包括光电隔离芯片，所述光电隔离芯片对来自所述转子的信号进行光电隔离。5.根据权利要求3所述的控制装置，其特征在于，所述现场可编程门阵列芯片的数据处理模块包括T0控制模块、绝对时间采集模块、转子状态采集模块、数据组装模块、全局先进先出队列模块和数据发送模块，其中：所述全局先进先出队列模块和所述数据发送模块接口；所述T0控制模块用于接收所述外部控制指令，并根据所述外部控制指令置位所述三态缓冲器的控制端；所述绝对时间采集模块用于采集所述绝对时间信息；所述转子状态采集模块用于采集所述转子状态信息；所述数据组装模块按照预设的数据格式将采集到的T0号、所述绝对时间信息和所述转子状态信息进行组装打包；所述全局先进先出队列模块缓存组装打包后的数据，所述数据发送模块将所述组装打包后的数据输出。6.根据权利要求5所述的控制装置，其特征在于，所述数据组装模块对数据进行组装打包时，以T0时间为间隔，当所述现场可编程门阵列芯片检测到T0的上升沿时，所述数据组装模块将T0号、所述绝对时间信息和转子状态信息进行组装打包。7.一种基于权利要求1至6中任一项所述的谱仪控制装置的信号处理方法，其特征在于，包括以下步骤：接收来自加速器的质子打靶周期T0信号，基于外部控制指令控制所述T0信号进入到读出电子学系统并扇出给读出电子学系统的各个子单元；获取谱仪的控制系统的绝对时间信息，以及谱仪的斩波器系统的转子状态信息；将所述绝对时间信息和转子状态信息输出。8.根据权利要求7所述的方法，其特征在于，所述获取斩波器系统的转子状态信息的步骤包括：对所述转子的输出信号进行光电隔离。9.根据权利要求7所述的方法，其特征在于，在将绝对时间信息和转子状态信息输出前，进行以下处理：将所述绝对时间信息和转子状态信息按照预设的数据格式进行组装及缓存。10.根据权利要求9所述的方法，其特征在于，所述按照预设的数据格式进行组装的步骤包括：以T0时间为间隔，当检测到T0的上升沿时，将T0号、所述绝对时间信息和转子状态信息进行组装打包。

百度查询： 散裂中子源科学中心;中国科学院高能物理研究所 CSNS工程谱仪控制装置及控制装置的信号处理方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD