申请/专利权人：日月新半导体(昆山)有限公司

申请日：2023-12-27

公开（公告）日：2024-04-12

公开（公告）号：CN117497483B

主分类号：H01L21/768

分类号：H01L21/768;H01L23/498

优先权：

专利状态码：有效-授权

法律状态：2024.04.12#授权;2024.02.23#实质审查的生效;2024.02.02#公开

摘要：集成电路制造方法以及集成电路装置。所述半导体制造方法包括：通过溅射或溅镀方式在半导体晶圆上设置导电层，其中所述半导体晶圆包括连接垫，所述导电层电性连接至所述连接垫；在所述导电层上涂布光阻层；对所述光阻层进行图案化处理，经图案化处理的所述光阻层位于所述连接垫上方；对所述导电层进行图案化处理以形成包覆于所述光阻层之中的导电凸块；以及将经图案化处理的所述光阻层去除。所述集成电路装置包括：晶圆、介电层、连接垫、阻挡层以及导电凸块。所述介电层设置于所述晶圆之上。所述连接垫设置于所述晶圆之上。所述阻挡层设置于所述连接垫之上。所述导电凸块与所述连接垫电性连接。所述导电凸块的高度在2nm‑2μm的范围内。

主权项：1.一种集成电路制造方法，其特征在于，包括：通过溅射或溅镀方式在半导体晶圆上设置导电层，其中所述半导体晶圆包括连接垫，所述导电层电性连接至所述连接垫；在所述导电层上涂布光阻层；对所述光阻层进行图案化处理，经图案化处理的所述光阻层位于所述连接垫上方；对所述导电层进行图案化处理以形成位于所述连接垫上方的导电凸块；以及将经图案化处理的所述光阻层去除；所述半导体晶圆还包括衬底、介电层以及阻挡层，所述介电层设置于所述衬底和所述阻挡层之间，所述连接垫设置在所述衬底之上并与所述衬底中的电路连接，所述阻挡层形成于所述连接垫之上，所述集成电路制造方法还包括：将所述阻挡层进行图案化处理，经图案化处理的所述阻挡层位于所述连接垫上方并与所述介电层接触，并且经图案化处理的所述阻挡层由经图案化的所述导电层完全覆盖并且暴露所述介电层，经图案化处理的所述阻挡层的中间形成暴露所述连接垫的开口，经图案化的所述导电层的部分形成于所述开口之中并与所述连接垫接触。

全文数据：

权利要求：

百度查询： 日月新半导体(昆山)有限公司 集成电路制造方法以及集成电路装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD