申请/专利权人：安徽芯纪元科技有限公司

申请日：2020-11-09

公开（公告）日：2024-04-12

公开（公告）号：CN112329369B

主分类号：G06F30/343

分类号：G06F30/343;G06F30/331;G06F9/54

优先权：

专利状态码：有效-授权

法律状态：2024.04.12#授权;2021.02.26#实质审查的生效;2021.02.05#公开

摘要：本发明提出一种在芯片仿真模型上进行软件调试的方法，在芯片仿真模型所在主机服务器上对ICE软件的两个调试协议转换线程进行建模，其中一个线程用于接收调试主机的调试命令，另一个线程用于监测芯片状态；两个调试协议转换线程与芯片仿真模型以线程进程间通信方式进行通信，与调试主机通过基于互联网络的调试通信协议进行通信，芯片仿真模型所在主机服务器与调试主机通过互联网络进行通信。本发明通过对ICE软件的两个调试协议转换线程进行建模，实现芯片仿真模型与调试主机的通信连接，使得调试人员可以像调试真实芯片一样对芯片仿真模型进行软件调试，便于在执行结果错误时，查找出错点并修正。

主权项：1.一种在芯片仿真模型上进行软件调试的方法，其特征在于，在芯片仿真模型所在主机服务器上对ICE软件的两个调试协议转换线程进行建模，其中一个线程用于接收调试主机的调试命令，另一个线程用于监测芯片状态；两个调试协议转换线程与芯片仿真模型以线程进程间通信方式进行通信，与调试主机通过基于互联网络的调试通信协议进行通信，芯片仿真模型所在主机服务器与调试主机通过互联网络进行通信；若芯片仿真模型完全由systemc实现，且对芯片上的调试逻辑进行抽象，即不进行实际行为的建模，直接以函数的方式实现对芯片上寄存器、外设、片上SRAM的访问，则两个调试协议转换线程与systemc芯片仿真模型直接以线程进程间通信方式进行通信；若芯片仿真模型完全由systemc描述，且芯片上的JTAG控制逻辑由systemc实现，则两个调试协议转换线程与systemc芯片仿真模型之间通过systemc实现的FPGA仿真逻辑进行通信；FPGA仿真逻辑一方面从systemc芯片仿真模型接收JTAG线路的逻辑变化并解析，另一方面以线程进程间通信方式与两个调试协议转换线程进行通信；若芯片仿真模型的处理器内核由systemc实现，其余部分外设逻辑由verilogsystemverilog实现，则两个调试协议转换线程直接与systemc处理器内核仿真模型通信；若芯片仿真模型的芯片内部JTAG控制逻辑由systemc实现，其余部分逻辑由verilogsystemverilog实现，则两个调试协议转换线程仅直接与systemc实现的芯片内部JTAG控制逻辑通信；若芯片仿真模型完全由verilogsystemverilog实现，则使用systemc对ICE软件的FPGA逻辑进行建模，systemc仿真的FPGA逻辑一方面与芯片仿真模型之间传输仿真的JTAG信号，另一方面与两个调试协议转换线程之间以线程进程间通信方式通信。

全文数据：

权利要求：

百度查询： 安徽芯纪元科技有限公司 一种在芯片仿真模型上进行软件调试的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD