申请/专利权人：润新微电子(大连)有限公司

申请日：2023-12-21

公开（公告）日：2024-04-16

公开（公告）号：CN117438394B

主分类号：H01L23/48

分类号：H01L23/48;H01L25/18;H01L21/60

优先权：

专利状态码：有效-授权

法律状态：2024.04.16#授权;2024.02.09#实质审查的生效;2024.01.23#公开

摘要：本发明涉及半导体技术领域，公开了一种GaNHEMT级联型器件多层叠封结构及其制备方法，GaNHEMT级联型器件多层叠封结构包括GaN芯片、基板和MOS芯片；基板的中间为绝缘层，其正反两面均设有导电层；GaN芯片上设置有一源极窗口，源极窗口内任意一点均被配置为GaN芯片的源极；基板和MOS芯片为层叠结构，层叠结构设置在源极窗口内，并且源极窗口的尺寸大于层叠结构的尺寸；通过将层叠结构设置在源极窗口上并且配置基板和MOS芯片分别与GaN芯片电连接，使得MOS芯片的源极与GaN芯片的栅极电连接，MOS芯片的漏极与GaN芯片的源极电连接。本发明能够获得更小尺寸以及更优性能的GaNHEMT级联型器件。

主权项：1.一种GaNHEMT级联型器件多层叠封结构，其特征在于，包括GaN芯片（2）、基板（3）和MOS芯片（4）；其中，所述基板（3）的中间为绝缘层，其正反两面均设有导电层；所述GaN芯片（2）上设置有一个源极窗口（5），所述源极窗口（5）内任意一点均被配置为所述GaN芯片（2）的源极；所述基板（3）和所述MOS芯片（4）为层叠结构，包括：所述MOS芯片（4）设置在所述基板（3）的正面，并且其设有源极的表面与所述基板（3）的正面贴合连接，进而形成所述层叠结构，或者，所述基板（3）设置在所述MOS芯片（4）上，并且所述基板（3）的背面与所述MOS芯片（4）的源极所在表面贴合连接，进而形成所述层叠结构；所述层叠结构设置在所述源极窗口（5）内，并且所述源极窗口（5）的尺寸大于所述层叠结构的尺寸，所述层叠结构的尺寸被定义为所述基板（3）和MOS芯片（4）的投影面积；通过将所述层叠结构设置在所述源极窗口（5）上并且配置所述基板（3）和所述MOS芯片（4）分别与所述GaN芯片（2）电连接，使得所述MOS芯片（4）的源极与所述GaN芯片（2）的栅极电连接，所述MOS芯片（4）的漏极与所述GaN芯片（2）的源极电连接。

全文数据：

权利要求：

百度查询： 润新微电子(大连)有限公司 GaN HEMT级联型器件多层叠封结构及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD