申请/专利权人:株式会社半导体能源研究所
申请日:2018-11-05
公开(公告)日:2024-04-26
公开(公告)号:CN111344665B
主分类号:G06F7/499
分类号:G06F7/499;G06G7/60
优先权:["20171117 JP 2017-221455","20180219 JP 2018-027238"]
专利状态码:有效-授权
法律状态:2024.04.26#授权;2020.11.17#实质审查的生效;2020.06.26#公开
摘要:提供一种抑制溢出的加法电路。该加法电路包括第一存储器、第二存储器、第三存储器及第四存储器。加法运算包括如下步骤:对第一存储器提供具有符号的第一数据;对第二存储器提供保存在第一存储器中的具有正的符号的第一数据;对第三存储器提供保存在第二存储器中的具有负的符号的第一数据;对保存在第二存储器中的具有正的符号的第一数据、保存在第三存储器中的具有负的符号的第一数据进行加法运算生成第二数据;对第四存储器保存第二数据。当保存在第四存储器中的第二数据都为具有正的符号的第二数据或都为具有负的符号的第二数据时,对保存在第四存储器中的所有第二数据进行加法运算。
主权项:1.一种加法运算方法,包括如下步骤:对第一存储器供给具有符号的第一数据;对第二存储器提供具有正的符号的所述第一数据;对第三存储器提供具有负的符号的所述第一数据;当所述第一数据为零时丢弃所述第一数据;对具有所述正的符号的所述第一数据和具有所述负的符号的所述第一数据进行加法运算来生成第二数据;在第四存储器中保存所述第二数据;以及在所述第四存储器中没有保存有具有所述正的符号的所述第二数据或者在所述第四存储器中没有保存有具有所述负的符号的所述第二数据的任意情况下,对保存在所述第四存储器中的所有所述第二数据进行加法运算。
全文数据:
权利要求:
百度查询: 株式会社半导体能源研究所 加法运算方法、半导体装置及电子设备
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。